【摘要】本文介绍了ADI(Analog Device)公司新一代定浮点兼容数字信号处理芯片ADSP－TS101S TigerSHARC的功能结构及其特点，以及DSP开发的基本过程。
  关键词：ADSP-TS101S TigerSHARC，功能结构，开发过程
【Abstract】This paper introduced the functional structure and features of ADSP－TS101S TigerSHARC , which is the lastest generation of fixed-float point DSP chip from ADI, and the implementation of DSP Development.
 Keywords:ADSP-TS101S TigerSHARC，functional structure , Development

1．引言
    近20年来，DSP芯片得到了飞速的发展，其性能得到了不断提高。特别是采用了并行处理结构后，其处理速度又有了质的飞跃。伴随着未来电子技术的不断发展，DSP的处理速度还会不断地提高。目前各DSP厂家竞相开发顶级性能产品，主要集中在C/C++语言编译器、专用指令、协处理器以及输入/输出（I/O）接口的开发上，并且已经推出了很多突破性产品。
    ADI推出的TigerSHARC系列DSP本身在芯片设计上，瞄准的是多通道无线通信和有线通信的应用领域，TigerSHARC是ADI公司推出的定浮点兼容的系列，ADSP－TS101S TigerSHARC是目前性能最高的一款DSP之一。

2．ADSP－TS101S TigerSHARC DSP的主要特性
    运行速度250MHz，4ns指令周期
    6M Bits片内SRAM
    支持32bit浮点和8－，16－，32－和64－bit的定点处理
    提供19×19mm（484—Ball）或27×27mm（625—Ball）PBGA封装
    双运算模块—每个包含一个ALU，一个乘法器，一个移位器和一个寄存器组
    双整数ALU，提供数据寻址和指针操作功能
    一个外部端口，4个链路口，SDRAM控制器，可编程标志引脚，2个定时器等用于系统集成
    用于片上仿真的IEEE 1149.1兼容的JTAG接口
    用于通过共享总线无缝连接多达8个TigerSHARC DSP的片内总线仲裁
    提供高性能静态超标量DSP操作，专门优化适用于通信和其他的需要多DSP处理器的应用
    杰出的DSP算法和I/O性能表现
    DMA控制器支持14个DMA通道，可完成片内存储器，片外存储器，存储器映射外设，链路口，主机处理器和其他（多处理器）DSP之间的低开销传输
    非常灵活的指令集和支持友好的高级语言的DSP结构使DSP编程非常方便

3．ADSP－TS101S TigerSHARC DSP功能与结构
    ADSP TigerSharc TS101S是一款极高性能的静态超标量数字信号处理器，主频高达250MHz，专门为数字信号处理任务和复杂通信算法而设计，特别适用于3G的基站系统实现，如北美的CDMA2000标准和欧洲的WCDMA标准。
    该款DSP支持32bit浮点和8－，16－，32－和64－bit的定点处理，具有非常宽的存储器宽度和双运算模块，每个周期可以执行多达4条指令，每个周期可以完成6个浮点运算或24个16bit定点运算，建立了DSP运算性能的新标准。
    TigerSHARC主要由以下几个部分构成：
    双运算模块：
    每个运算模块拥有一个64bit ALU，一个乘法器，一个64bit移位器和一个由32个寄存器构成的寄存器组，可以执行定点和浮点的算术逻辑运算。ALU除了能执行逻辑算术操作，取大/取小，比较，数据转换（数据压扩或数据的内插），特别针对通讯算法设计了专用的加速器，可用于Trellis解码和复数相关运算。由于ALU的宽度为64bit，因此最多每个周期执行6个单精度浮点运算和24个16bit定点运算或2个16bit复数MAC或8次Trellis蝶形运算。TigerSHARC的乘法器支持定点浮点的乘法运算及定点的乘加/乘减算，每个运算模块一个时钟周期可以执行4个16bit MACS或一个32bit MACS，或者一个16bit复数的乘法。定外，该DSP还具有一个64bit的移位器完成算术和逻辑移位，比特和比特流的控制，域存储和提取操作。针对某些特殊的通讯算法，TigerSHARC增加有专门的加速器单元，例如用于Trellis解码。数据对齐缓冲器（DAB）是两个4字的FIFO，能够从非对齐的地址读取数据，极大的提高了某些算法应用的效率，例如FIR滤波器。每个运算单元拥有一个多端口的32字、全正交的寄存器组，该寄存器组能够用于运算单元和数据总线之间的数据传输和存储中间结果。指令能够单独的访问寄存器组中的寄存器（字对齐）。或者两个一起（双字对齐），或者四个一起（四字对齐）。
    该款DSP拥有双整数ALU，能提供强大的地址的产生能力和通用的整数操作。作为地址产生器，IALU能够实现立即和间接寻址（提前和滞后修改偏移量），以及对地址的取模和位翻转操作。每一个IALU能够指定单，双或四个字的内存访问。IALU通过硬件指出来实现循环缓冲、位反序和零消耗循环，循环缓冲通常被用在数字滤波器和傅立叶变换中，每个IALU提供了4个循环缓冲的寄存器，可以支持最多8个循环缓冲。另外，IALU能够自动处理指针回绕，减小了系统的开销。循环缓冲器可以起始于任何内存地址，而不像以前的ADSP218X系列，循环缓冲器的基地址必须为循环缓冲区大小的整数倍。
    总线及存储器特性：
    ADSP－TS101S TigerSHARC既有共6Mbit的片内存储器，分为三个存储块，每一个存储块的大小为 64K×32bits，三条宽度长达128bit的内部数据总线分别对应每一个存储块，使得一个周期可以读取2个数据和1条指令，并且同一个周期只能对每个存储块访问一次。最重要的特性是支持多个DSP处理器的片内存储器访问，即可以通过某些特殊寄存器的设置来选择访问其他DSP的存储单元，最多可以支持8块DSP存储单元的访问。
    程序可以以32—，64—或128-bit words的形式或者16-bit words的形式访问所有的存储器（使用DAB）。有一个强大功能的程序控制器，具有8周期的指令流水－三个周期用于取址，另外5个周期用于指令的解码、操作数的存取和指令的执行，且运算结果会在操作数可用后两个周期内得到。特色之处是具有分支预测和128入口的分支目标缓冲器（BTB）来减小分支跳转延时，用以实现条件和无条件跳转指令的高效执行和零消耗循环，而传统的DSP特别不擅长程序分支跳转的操作和判断操作。

4．ADSP－TS101S TigerSHARC I/O设备
    除了提供高效的片外存储器和外设端口，能够支持主机处理器控制的主机接口，高达14个DMA通道的DMA控制器以及定时器和通用的I/O管脚，最具特色的是强大的多处理器接口。
    ADSP-TS101S通过外部端口和链路接口提供为多个处理器DSP系统定制的强大功能，它的总线可以支持多达8个DSP，为无缝的多处理器连接提供片内总线总裁，并且支持点对点通讯的链路接口。该DSP的四个链路接口为处理器之间的通讯提供了一个良好的途径，吞吐量多达每秒1Gbytes,簇形总线提供每秒800Mbytes的吞吐量，使得处理器之间的带宽总和达到1.8Gbytes每秒，特别适用于图象处理、雷达控制等特别复杂的系统，并且提供了强大的并行处理功能。

5．ADSP－TS101S TigerSHARC DSP指令集
    TigerSHARC支持4种不同的数据类型：8bits数据类型，通常用于MMS Servers，指令中加前缀“B”；16bits类型数据常常用于3G基站系统，加前缀“S”；32bits类型数据经常应用于医用图象系统，为基本字长的数据；而64bits类型的数据则多用于国防应用，加前缀“L”。
    支持的数据格式主要有定点/浮点，整形/小数，有符号/无符号型数据以及复数格式。128bit宽度的程序总线可以包含4个32bit 的指令，并且TigerSHARC提供了许多的操作以简化编程。例如一条指令行可以让DSP在双运算模块中执行加、减和乘法操作，同时也可以跳转到程序的其他地方。所有的指令都可以条件执行，简化了代码编程，指令灵活易用，提高了性能。
    此外，TigerSHARC并且专门为通信系统中Trellis解码和运用复数相关进行的解扩操作提供了特殊指令。

6．ADSP－TS101S TigerSHARC DSP开发系统
    功能强大的DSP必须要有一个复杂易用的开发系统，ADI公司提供了一整套的ADSP－TS101S软硬件开发工具，包括仿真器和Visual DSP++开发环境。利用Visual DSP++项目管理环境，程序员可以开发和调试应用程序，该环境包括一个基于代数语法的易于使用的汇编器，一个归档器（库和库建立工具），一个链接器，一个加载器，一个可以精确到指令级时钟周期的模拟器，一个C/C++编译器和一个包括DSP和数学函数的C/C++运行库。
    在C的框架下采用混合语言编程是兼顾开发速度、代码效率和程序维护效率的最佳解决方案，能够达到短期开发的目的。
    仿真器能够访问DSP的内部允许开发者装载代码，设置断点，观察变量和存储器，检查寄存器。在发送数据和命令时DSP必须暂停，但当仿真器完成此次操作，DSP就可以全速运行，不影响系统的定点时序。

7．结束语
    TigerSHARC功能强大的运算单元和支持多处理器并行处理的特性，使得它特别适合用于复杂的系统，如国防工业、医用图象处理以及复杂无线通信算法的处理。并且由于它是一款定浮点兼容的DSP，因此缩短了从使用浮点验证算法到算法定点化的开发周期，大大提高了研发效率，具有不可忽视的市场竞争力，从而在一定程度上代表了未来DSP发展的方向。

参考文献
1．A.V．奥本海姆，“数字信号处理”，科学出版社，1981
2．“TigerSHARC DSP Microcomputer ADSP-TS101S Preliminary Technical Data”    Analog  
     Devices, Inc., 2002
3.  http:// www.analog.com/techsupt/docunments/tigersharc.html