(3)JP9：PLL禁用

  跳线块JP9用来使能或者禁用DSP中的锁相环(PLL)逻辑，如表7—1—11所列。短路1-2位置使能PLL，如果2—3位置将禁用PLL。复位后该信号被锁存，在复位后作为XF信号使用。

  9．发光二极管

  eZdspTM F2812有两个发光二极管。DSl指示了板所需5 V电源，在板加电时该指示灯亮。DS2连接到XF引脚信号的缓冲输出，由软件控制。这些信号如表7—1一12所列。

注意：

●TMS320F2812 X1／CLKIN引脚是+1。8V输入。时钟输入引脚使用了一个1．8V电

  源供电的SN74LVClGl4作为时钟缓冲。这提供了+1．8 V～+3．3 V时钟的转换。

●TMS320F2812支持+3．3V输入／输出电平，不能承受+5V输入。将TMS320F2812

  连接至一个+5 V输入／输出电平的系统将损坏芯片。当系统连接至另一个系统时，

  DSP所在的系统必须首先上电，最后断电，以防止栓锁(1actchup)情况发生。