TMS320F28X 的A/D单元是一个12位的模/数转换器（ADC）。转换器的模拟电路是这篇文档的核心，包括前端的多路复用模拟电路，采样-保持电路，转换核心，稳压器和其他模拟电路等支持电路。数字电路在文档里属于外围，包括可编程转换装置，结果寄存器，与模拟电路接口，与外部总线接口及与其他片内单元接口。

1.1 特性

ADC单元有16通道，可当作两个独立的8通道服务于A,B管理器。这两个独立的8通道单元可级联成一个16通道的单元，虽然有多个输入方式和两个时序，但是仅有一个转换器，图1就是F2812的ADC框图

两个8通道单元可以给一个转换序列自动排序，每个单元都可通过一个模拟复用器有机会选择八个通道中的任何一个。在级联模式，自动排序功能作为单独的16通道排序器。在每个排序器上，一旦转换成功，所选择的通道值就存储在各自的ADC结果寄存器。自动排序允许系统多次转换相同的通道，并允许用户执行过抽样算法。这样比传统的单采样结果的分辨率得到提高。

ADC单元功能包括：

(1)内嵌两个12位ADC核采样保持。
(2)同时采样或序列采样模式
(3)0~3V模拟输入
(4)快速转换时间是运行在25MHZADC时钟，或者12.5MSPS
(5)16通道，复用输入
(6)在单个时序，自动排序功能提供了多达16个自动转换，每个转换程序可选择任意1~16输入通道。
(7)排序器可作为两个单独的8位排序器或者作为一个长16位排序器（两个8位级联而成）
(8)16个结果寄存器（单独寻址）存储转换结果
(9)输入的数字电压的模拟值计算为:
(10)模拟电压=4095×(输入模拟电压-ADCLO)/3
(11)开始转换序列的多路触发源
  1） 软件立即启动
  2） 事件管理器A
  3） 事件管理器B
  4） 外部引脚
(12)灵活的中断控制允许中断请求在每个序列末尾任意其他序列末尾
(13)排序器可工作在开始、停止模式，允许多个时间序列触发器同步转换
(14)事件管理器A和B触发器能独立工作在双时序模式
(15)采样保持电路获取时间窗口隔离分级控制

图1 ADC单元框图

为了获得指定精度的ADC，正确的板面布局是非常关键的。ADCINxx引脚不应靠近数字信号路径。这是使开关噪声减到最小，从联合的ADC输入端到数字线上。此外，适当的隔离技术应该用来隔离从数字电路供应ADC单元的电源引脚。

1.2 自动转换排序器工作原理

ADC排序器由两个单独的8状态时序器（SEQ1和SEQ2）,他们也可以级联在一起组成16状态时序器。State代表时序器能自动转换的数目。下面是单（16 state,cascaged）和双（两个8 state,separated）时序模式的框图;
在这两种情况下，ADC能为一系列转换自动排序。这意味着每次ADC收到一个开始转换请求，它可以执行多种转换。每一次转换，任何一个可用的16输入通道可以通过模拟复用进行选择。转换后，选择通道的数字值存储在合适的结果寄存器（ADCRESULTn）(第一个结果存储在ADCRESULT0，第二个结果存储在ADCRESULT1，依此类推)，也有可能多次采用同样的通道，并允许用户“过采样”，这样比传统的单采样的转换值的分辨率高。
ADC可工作在同步采样模式或顺序采样模式。每一种转换（或两个转换在同步采样模式），当前的CONVxx位被定义为采样和转换引脚（或一双引脚）。在顺序采样模，所有4个CONVxx定义为输入引脚。MSB定义与采样-保持缓冲的输入引脚有关，三个LSBs定义为偏移量。例如，如果CONVxx包含0101b值，ADCINA5就是被选择的输入引脚，如果包含1011b，ADCINA5就是被选择的。在同步采样模式，MSB的CONVxx寄存器被丢弃，在三个LSBs的CONVxx寄存器中，LSBs每个采样和保持缓冲采样由偏移量提供的相关引脚。例如：如果CONVxx寄存器包含0110b值，ADCINA6被S/H-A采样，并且ADCINB6被S/H-B采样。如果值为1001b，ADCINA1被S/H-A采样，并且ADCINB1被S/H-B采样。S/H-A的电压先被转换，接着转换S/H-B的电压。S/H-A的转换结果在当前的ADCRESULTn寄存器取代（ADCRESULT0是SEQ1，假设时序器已复位）。S/H-B的转换结果在下一个ADCRESULTn寄存器取代（ADCRESULT1是SEQ1，假设时序器已复位）。结果寄存器指针加2。

1.2.1 顺序采样模式

图2 顺序采样模式时序图（SMODE=0）

1.2.2 同步采样模式

图3 同步采样模式时序图（SMODE=1）

图4 级联模式下的自动排序ADC框图

图5 双重时序的自动排序ADC框图