|
日本Techno Mathematical公司日前宣布，正在开发支持H.264/MPEG-4 AVC（以下简称H.264）方式的编解码IP内核。设想用于手机和数码相机等芯片中，该公司表示将在2005年2月以前完成FPGA的工作检测和单元库的逻辑检测，并开始提供IP内核。IP内核将作为RTL（寄存器传输级）电路数据来提供。
正在开发的IP内核能够以30帧/秒的速度对720×480像素的SDTV影像进行编码和解码。以30帧/秒的速度对此类影像编码时工作频率为60MHz，耗电量约为55mW（设计工艺为0.13μm时）。电路规格为480k门，所支持的规范分别为基本规范（Baseline Profile），级别为1～3级。
将用于数码相机和手机
Techno Mathematical公司目前已经完成H.264软件解码器和编码器的开发。比如，利用标准的32位RISC处理器进行移动微波数字电视（单频段电视）的H.264影像解码、AAC LC音频解码、MPEG-2 TS处理时，工作频率不超过100MHz。
顺便提一下，对于该公司的此项H.264技术，据称目前已经有一家数码相机厂商和一家芯片厂商决定采用，预计手机厂商也将采用。
能够利用工作频率约为70MHz的32位RISC处理器对QVGA（320×240像素）尺寸、15帧/秒、128Kbit/秒的影像进行解码
|
