可以看出，每个方括号中进行的是输入变量的某一个数据位和所有常数A1～AK的每一位进行位与并求和。而指数部分则说明了求和结果的位权。现在就可以建立查找表来实现方括号中的操作了，其查找表用所有输入变量的同一位进行寻址，如图２所示。

　图2、查找表的寻址方式及其内容

图2中所示的DA查找表，其宽度为对常数AK 定义的宽度，深度为2K，K是能够对数据源抽样数据进行处理的数据长度，对于滤波器就表现为滤波器阶数；对于FFT就表现为FFT点数。

　　这样，式（1）所表示的方程就可以由加法、减法和二进制除法来实现了。但是，DA仅仅是运算方程（1）的核心，要完成式（1）还需要根据系统对时间以及各DSP的具体资源的考虑，选择相应的方法。

三、 系统实现

3.1、硬件设计

　　本系统采用多处理器并行处理技术，在一个子系统内部设计了四颗C6000数字信号处理器，以实现器并行处理。满足高速、高带宽的适时雷达信息处理任务。系统软件采用嵌入式操作系统，由Motorola公司的MPC860T负责整个系统的任务调度处理。因此，VME/C6201系统特别应用于无线通信、3G宽带通信、雷达信号处理以及通用的并行处理中。本系统采用先进的高带宽Crossbar结构技术，能够满足众多带宽和运算速度要求比较高的性能要求。
　　VME/C6201的核心在于Crossbar多端接口通信技术，它能够有效的控制板上和板外的数据交换。系统内部采用点对点通信，能够完全实现多处理器间的点对点通信。并且系统还可以通过PMC接口互相通信，从而可以方便的实现多个系统间的并行协调工作。
　　VME/C6201系统内部的4颗C6000 DSP能够实现最大可以达到6400 MIPS (定点)/4 GFLOPS (浮点)的数据处理能力。每个DSP节点都通过EMIF接口扩展了16M bytes的SDRAM和512K bytes的SBSRAM。板上还选用一片Motorola MPC860T PowerQUICC处理器作为中央控制器，主要完成系统的操作系统的任务运行、信号和数据管理、4颗DSP处理器的协调控制以及系统间的通信控制等任务。MPC860T扩展了4M bytes Flash存储器，用来存储系统的嵌入式操作系统（例如Linux、WinCE、VxWorks等）以及一些必要的不可丢失性数据。此外，为了能够和DSP以及PCI接口进行数据交换还扩展了16M bytes全局SDRAM。

图3、系统硬件结构图

3.2、全并行软件方法实现

　　市场上已经有大量的通用DAP芯片，这些芯片以并行的乘法、加法运算，地址产生器和片内存储器为主要特点，如TMS320C620X、ADAP2106X及各种通用的FFT芯片等。本系统选用四片C6201数字信号处理器和大容量FPGA来共同实现并行处理算法。这样可以对系统的速度和精度上同时满足系统的高性能要求。
　　要实现一个64阶FIR滤波器，如果采用全并行方式，FPGA可做到50MHz的数据率，可以和系统时钟相匹配，这是通用DAP芯片无法做到的。下面就举出全并行的例子。若将式(4)每个方括号之间的加法并行执行，即将每个DA查找表的输出采用并行的加法，就得到了全并行结构。现将式(4)中的某个方括号重写如下，并缩写为

(5)

将式(5)改写如下：

(6)

利用式(5)，可以得到一种直观的树形阵列，如图３所示。

图3中，首先要建立一个K×B位的寄存器阵列，将其输出进行排列，用所有K个输入数据的相同位，对DA查找表寻址，从图中可以看出，当b＝16时，输入到输出所需的路径最长，该路径为关键路径，影响着电路处理的速度，在进行设计时应该注意到这点，所以应该采用流水线设计方法[1]，并进行适当的约束，其数据率可以达到50MHz。图中的15个节点代表着15个并行的加法器，中间过程的数据宽度既可以保持双精度（B+C）位数据（C是常数AK的宽度），也可以采用截尾的办法得到单精度b位数据，可根据系统所要求的精度确定。