摘要： 本文主要介绍了基于TI公司的TMS320C6201数字信号处理器的高速雷达处理系统。该系统采用CROSSBAR技术，能够使4颗200MHz的DSP协调工作处理并行处理高速数据。数据输入输出端选用200万门的现场可编程器件XC200XL实现端口的高速数据采集/输出的算法处理。系统采用PCI总线的计算机接口完成和主机的数据交换，并可以多块板卡同时并行处理，从而实现4GMBps以上的数据处理能力。主要应用于多目标雷达跟踪或现代通信基站系统。

[关键词]：雷达、数字信号处理、现场可编程、PCI总线、分布式运算单元DA（Distributed Arithmetic）

一、 引言

　　随着DSP的开发和应用的深入，DSP在数字信号、信息与信号处理、通信与信息系统、自动控制、雷达、军事、气象、航天和航空、医疗和家用电器等等许多领域的应用将会更加广泛。对一个基于DSP设计的雷达信号处理机，雷达必须发射探测脉冲和接收目标回波才能发现目标，测定目标的空间位置，运动速度和对目标进行角度，距离，速度跟踪。雷达对抗设备的侦察接收机截获雷达发射的高功率探测脉冲，从而在远距离发现雷达。通过对所获的雷达信号进行分析处理，准确测定雷达信号参数，判定雷达的属性和威胁程度，还可以进一步分析获得与雷达有关的军事，技术情报。由于雷达的信号载频都是射频信号，因此在处理要求速度相当高，因此要满足高性能的要求必须采用先进的软硬件结构来实现。
　　本文主要阐述应用多处理器、FPGA及并行处理技术来实现。基本结构如图1所示：

1、雷达信号处理系统结构图

二、 技术概要

2.1、硬件技术

　　TMS320C6201是TI公司90年代中后期的最新一代DSP产品序列，采用VelociTI总线结构多总线内核结构，能够实现高速信号的并行处理。信号C6201 DSP与以前TI公司或其它公司的产品相比，其有如下显著特点：

时钟频率最大可达200MHz，指令周期为5ns；
每秒最大的处理能力为16亿次定点运算即1600MIPS；
体系结构采用VLIW,片内八个并行处理单元，包括两个乘法器和六个算术逻辑单元，分为相同的两 　 组。单个指令字长32位，八个指令组成一个指令包，芯片内部设置了专门的指令分配模块，可以 　 将每个256位的指令包，同时分配到8个处理单元并由8个单元同时进行；
采用加载/存储体系结构,数据在多个处理单元之间的传输靠32位通用寄存器；
32位外部存储器接口。包括直接同步存储器接口，可与同步动态存储器(DRAM)、同步突发静态存 　 储器(SBRAM)连接；
TMS320C62x的指令集可进行字节寻址，获得8位/16位/32位数据，可提高存储器的利用率；
具有灵活的锁相环路时钟产生器(×1，×2，×4)，可以对50MHz输入时钟进行不同的倍频处理；
双通信道自加载DMA协处理器，用于数据的DMA传输；
16位宿主机接口，可以配置为宿主DSP的加速器；
可加入IEEE1149.1试验的在线仿真器；
功耗低，使用DSP核的省电形式可以降低功耗；
采用0.25μm CMOS工艺，五级金属处理，352脚BGA封装；

2.2、分布式运算单元原理

　　分布式运算（DA）的运算原理非常简单，但是它的应用却十分广泛。一个线性时不变网络的输出可以用下式表示：

(1)

其中，y(n)为第n时刻网络的输出；Xk(n)为第n时刻的第K个输入变量；Ak为第K个输入变量的权值。

　　在线性时不变系统中，对于所有n时刻，Ak都是常量。如果该网络表现为滤波器，常量Ak即为滤波器系数，变量Xk为单一数据源的抽样数据（如A/D的输出）。而在时频转换系统中（如离散傅立叶变换及快速傅立叶变换），常数Ak即为旋转因子值，变量Xk为单一数据源的数据块（多源数据的例子可以在图像处理系统中发现）。
　　为了使得乘法之后的数据宽度不至于展宽，先把数据源数据格式规定为浮点数2的补码形式。需要注意的是，常数AK 不一定要进行格式转换来匹配输入数据的格式，它可以根据所要求的精度进行定义。
变量XK可以用下式表示：

(2)

其中，XKb为二进制数，即取值为0或1；XK0为符号位，XK0为1表示数据为负，为0表示数据为正。

　　将式（2）代入式（1）可以得到：

(3)

将求和符号展开，可以得到式(4)