1 简介

DM642是通过EMIF接口吉比特以太网MAC控制器，并扩展物理层器件实现吉比特以太网的得到解决方案 。

2 DM642与以太网接口硬件实现

在硬件方面，我们采用DSP+MAC+PHY的方式来实现吉比特以太网的硬件系统。我们把MAC控制器配置到DM642的EMIF的存储器空间，对于DM642而言，对MAC控制器的读写可以被看成是一个配置到存储器空间的一个SRAM器件的读写。另一方面，MAC和PHY之间通过RGMII接口实现数据的接收和发送。最终，数据经物理层和网络变压器转变成可以在双绞线媒质上传输的电信号。下面将详细的介绍吉比特以太网硬件实现的各个模块：

2.1 MAC控制器主机接口（HOST INTERFACE）

MAC控制器选用AX88180，AX88180是一款非PCI接口的32-bit 10/100/1000M吉比特以太网控制器。AX88180提供一个类SRAM的接口，这个接口提供主时钟(HCLK)，数据线(HD[31:0])，地址线(HA[15:1])，片选(CSN)，写使能(WEN)，输出使能(OEN)。在进行异步读的开始，EMIF首先将CE片选信号置低，同时将输出使能信号OE置低，并将有效的地址数据放在地址总线上。在2个CLK的建立周期以后，EMIF将RE信号置有效（低），在3个CLK的选通周期以后，相应地址的数据会出现在数据总线上，再经过1个CLK的保持周期以后，相应的CE,OE,RE,地址信号将置无效，读操作完成。在进行异步写的开始，EMIF首先将CE片选信号置低，并将有效的地址信号和数据信号放在总线上。在2个CLK的建立周期以后，EMIF将WE写使能信号置有效（低），数据和地址保持3个CLK的写选通周期以后WE被置成无效，再经过1个CLK的保持周期以后，地址和数据信号无效，写操作完成。

由AX88180的读时序可知，AX88180的读操作只需要一个片选信号CS和一个输出使能信号OE，且这两个信号由时序图可知是相同的，有效数据在CS/OE有效以后至少3个时钟周期以后出现，由于AX88180没有单独的RE读使能信号，所以只需要将EMIF的建立和选通时间相加等于3个时钟周期就可以完全满足AX88180的读时序。此外，我们将AX88180设置在32位模式，所以AX88180的地址线A1始终为低以保证地址始终处于32位对齐边界。

由AX88180的写时序可知，AX88180的读操作只需要一个片选信号CS和一个写使能信号WE，地址和数据可以在WEN信号有效前最少0个时钟周期出现在总线上，所以只需要将EMIF的建立等于1个时钟周期而且将选通和保持周期相加等于3个时钟周期就可以完全满足AX88180的读时序。

综上所述，通过分析EMIF的异步读写时序和AX88180的时序可知，通过配置EMIF异步读写的建立，选通，保持时间可以实现完全满足AX88180的读写时序。此外，我们将AX88180设置在32位模式，所以AX88180的地址线A1始终为低以保证地址始终处于32位对齐边界。

图1 EMIF和和AX88180的接口原理图

2.2 MAC-PHY接口

如图2所示，AX88180与88E1111通过RGMII/MII接口原理图。RGMII通信的时序如图3所示。其中TX_CX为发送时钟,TXD[3:0]传送数据至RGMII器件，在发送时钟TXCLK的上升沿传送3:0比特，在发送时钟TXCX的下降沿传送7:4比特。TX_EN传送使能信号，高电平有效。tx_er传送数据出错信号。rx_clk为接收时钟。RXD[3:0]为来自RGMII器件的接收数据输入端，位3:0在接收时钟TXCX的上升沿，位7:4在接收时钟TXCX的下降沿。RXDV是接收数据使能信号，高电平有效。

图2 AX88180与88E1111的RGMII/MII接口原理图

图3 RGMII发送和接收时序

2.3 PHY管理接口（MDIO）

对吉比特以太网而言，串行通信总线称为管理数据输入输出 (MDIO)。该总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。可收集的信息包括链接状态、传输速度与选择、断电、低功率休眠状态、TX/RX模式选择、自动协商控制、环回模式控制等。除了拥有 IEEE 要求的功能之外，收发器厂商还可添加更多的信息收集功能。

88E1111具备符合IEEE802.3u标准的22款所规定的标准管理接口，它包含2个管脚：MDC和MDIO。MDC是管理数据的时钟输入，最高速率可达8.3MHz。MDIO是管理数据的输入输出双向接口，数据是与MDC时钟同步的。MDIO的工作流程为：

• MDIO接口在没有传输数据的空闲状态（IDLE）数据线MDIO处于高阻态。
• MDIO出现一个2bit的开始标识码(01)一个读/写操作开始。
• MDIO出现一个2bit数据来标识是读操作(10)还是写操作(01)。
• MDIO出现一个5bit数据标识PHY的地址。
• MDIO出现一个5bitPHY寄存器地址。
• MDIO需要2个时钟的访问时间。
• MDIO串行读出/写入16bit的寄存器数据。
• MDIO恢复成IDLE状态，同时MDIO进入高阻状态。

由于AX88180也具备MDIO管理接口，我们可以很容易的将AX88180的MDIO和MDC管脚与88E1111的MDIO和MDC管脚相连构成管理数据接口。注意，MDIO信号线需要通过一个1.5K欧－10K欧的电阻上拉到3.3V电源。

图4 MDIO管理接口原理框图

2.4物理介质相关接口和MDI/MDIX交叉功能

根据IEEE802.3ab标准关于吉比特以太网物理层性能规范，1000BASE-T的数据速率为1Gbit/s，拓扑结构为星型，传输介质为4对100Ω5类UTP电缆，最大网段长度100m；连接器为RJ-45型连接器（RJ-45 Style Moduler Jack -8pins）；线路信号码型PAM5x5编码。

图4为88E1111的物理介质相关接口，88E1111支持IEEE802.3ab标准。在本文中，我们采用了一个集成1000BASE-T的网络隔离变压器的RJ-45接头，从而有效的减少了噪声对MDI差分信号线上的干扰，也有效的减少了PCB的面积。

图5 88E1111物理介质相关接口原理框图

88E1111支持自动检测MDI/MDIX交叉功能，当一个不支持MDI/MDIX自动交叉功能的设备接入88E1111时，88E1111在执行自动协商之前会自动执行MDI/MDIX自动交叉功能。当一个支持MDI/MDIX自动交叉功能的设备接入88E1111时，设备会遵循IEEE802.3标准的40.4.4条款规定的随机算法来决定由那个设备来执行自动交叉功能。图6描述了不同传输媒质下的MDI和MDIX线序。

图6 不同传输介质下MDI和MDIX线序