【摘 要】介绍了以DSP与FPGA为核心的H．263的硬件实现电路，电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中，主要采用了TI公司的图像处理ASIC、高性能浮点运算数字信号处理器（DSP）tms320c6711，以及Xlinix公司的FPGA。其中，FPGA实现ASIC之间的接口电路，DSP实现图像数据的H．263编解码。
     关键词：DSP　FPGA　H．263　硬件

1　引言
　　在通信技术迅猛发展的背景下，人们希望通过网络能够传递更多的信息，包括文字、话音、图像等。由于图像所包含的信息量相当的大，如果不对图像进行压缩处理，直接将采样后的结果进行传送，势必占用很大的带宽，使网络传输效率降低。采用图像压缩算法后，将减少图像信息中的相关性，从而可以提高一定带宽网络的传输效率，单位时间内增加用户传递的信息量。
　　H．263是新近提出的一种新的图像和语音压缩算法，算法的硬件实现主要依赖于高速并且具有并行处理功能的DSPs。硬件主要分为以下几个功能模块：图像采集、算法实现、图像显示、语音编解码、通信电路等。整个硬件系统的结构如图1所示，系统以全双工方式工作。本文主要介绍视屏信号的处理。

2　图像采集系统
　　本系统使用的视屏采集ASIC为TI公司的tvp5040，此集成电路为高质量的视屏A／D芯片，可以将基带模拟NTSC与PAL信号转换为数字色差信号。通过tvp5040所提供的主控接口，可以编程控制视屏信号的特性，如色度、饱和度、对比度等。同时，tvp5040具有四路视屏输入，三线自适应梳型滤波器都被集成到芯片内部，带来了极大的方便。场同步信号VSYN、行同步信号HSYN、奇偶场信号FID、像素时钟信号PCLK都由管脚直接引出，省去了以往的时钟同步电路的设计，可靠性也有所提高。系统内部锁相环技术的集成使得可靠性和设计复杂度都有极大的降低。
　　当系统上电复位或人工复位后，首先将进行tvp5040的初始化，这一步是由FPGA接口电路与DSP共同完成的，通过FPGA提供的接口，DSP将初始化数据写入tvp5040的寄存器中。待系统复位完成后，即可进行图像的采集。tvp5040数字化后的视屏数据为4∶2∶2格式的YCrCb信号，在送往DSP进行处理之前必须由FPGA进行亮度信号Y与色差信号Cr、Cb的分离，形成独立的三路信号，并存入采集存储系统中相应的位置。FPGA负责采集存储系统的管理，DSP只可以读取其中的内容，而不能对其进行写操作。由于采集存储系统属于SDRAM类型，工作于同步方式，而DSP读取数据只能以异步的方式进行；因此，FPGA必须在同步与异步之间进行协调，这主要是通过增加一个FIFO缓冲实现的。所以，FPGA在图像采集系统中主要完成以下四大功能：数字信号分离、存储缓冲（FIFO）、存储系统管理、初始化tvp5040初始化寄存器接口。整个采集系统的实现如图2所示。

　　采集系统的所有定时关系由tvp5040提供，包括垂直同步脉冲与复合回扫信号；同时，提供象素时钟，以便FPGA将tvp5040采集的数据锁存在FIFO。FPGA控制所有采集数据的管理，不需要任何DSP资源，并且通过控制电路向DSP发送中断请求，通知DSP将数据取走进行处理。如果DSP在后一桢数据到来时，未能及时处理完前一桢数据，则后一桢数据不做处理。
3　图像显示系统
　　图像显示驱动采用TI公司的tvp3026视屏接口模块，可以直接驱动计算机RGB显示器。tvp3026提供了标准的MPU（微处理器单元）接口，从而可以根据具体的应用对其进行初始化配置。tvp3026的显示定时信息由FPGA进行控制，显示数据实时地从系统的显示存储区域送往tvp3026。数据的传送是由DSP的EDMA控制器协调。
　　系统上电或人工复位后，tvp3026将进行初始化，与tvp5040类似，这一步也是由FPGA接口电路与DSP共同完成的，通过FPGA提供的接口，DSP将初始化数据写入tvp3026的寄存器中，待系统复位完成后，即可进行图像的显示。
　　在RGB输出方式下，FPGA提供显示输出定时。所以，DSP中的显示驱动软件必须对FPGA中的显示控制器进行编程，这样才能向tvp3026提供正确的定时信息。视屏数据的转移是在DSP的EDMA控制器协调下进行的，通过DSP的EDMA后台方式，由EMIF总线将显示存储区域中的数据送入FPGA中的FIFO（先入先出）存储器中，然后经由tvp3026显示。FPGA监视显示设备，并且适时地向DSP发出中断信号。所以，FPGA在图像显示系统中主要提供三大功能：显示控制、输出FIFO、MPU接口。数据显示系统如图3所示。

4　FPGA接口电路
　　在图像采集系统与图像显示系统的电路设计中，FPGA中提供了与两个系统相关的接口，tvp5040是寄存器接口，tvp3026是MPU接口。通过这两个接口，DSP可以利用相应的软件对其进行初始化，以达到具体的应用目的。
　　与tvp5040相关的寄存器接口实际上是I2C接口，这种接口是由PHILIPS开发的，主要由SDA（串行数据线）与SCL（串行时钟线）两条通信线路构成。SDA与SCL均具有双向通信功能，设计时应将其通过一上拉电阻接于高电位。在标准模式下，通信速率可达100 kbps；快速模式下为400 kbps；高速模式下为3．4 Mbps。与tvp3026相关的MPU接口是通过内存映射方式实现的，只有结合实际的硬件开发才能深入理解。I2C总线电路连接方式如图4所示。

5　算法实现电路
　　算法的实现是以TI公司的tms320c6711高性能DSP为平台，配以适当的外围电路构成。tms320c6711支持浮点运算，在150 MHz时钟速率下，可以达到900 MFLOPS（每秒百万次浮点运算），使其在图像处理方面表现出了卓越的性能。外围电路主要由PAL器件、ROM、SDRAM、总线收发器、振荡电路等构成。PAL器件用于一些公共引脚，使其产生正确的输入逻辑，如复位引脚、总线收发器方向引脚等。ROM器件内存储有嵌入式代码，完成基本输入输出与算法实现功能。SDRAM以同步的方式与DSP工作，这种内存储的突出优点是存取速度快，特别适合于高速、大容量数据系统中，主要用于H．263压缩编码数据临时存储。总线收发器主要起到总线仲裁的功能，使电器信号可以正确传输。振荡电路提供系统工作的时钟。DSP与外围电路的连接方式如图5所示。

　　当系统上电复位完成后，DSP首先从ROM中读取嵌入式代码，完成对DSP功能寄存器的配置，并将基本的控制数据通过FPGA送往tvp3026与tvp5040，实现对视屏输入输出系统的可编程控制。当视屏输入系统通过中断触发送入DSP时，DSP将启动H．263编码算法，并将编码后的结果存入压缩数据存储区。如果DSP接收到显示系统的中断触发信号，则将显示存储区域（经过DSP进行H．263解码后的数据）数据送入显示系统。
6　通信电路设计
　　设计通信电路的目的是实现经过H．263压缩后的视屏数据在网络上的传输，从而能够实际验证H．263编解码算法在图像实时处理中的作用，可以选择的通信方式包括modem接入、网卡LAN接入、ISDN接入等多种方式进行。在本次电路设计中采用拨号modem接入方式，由单片机（MCU）对单芯片modem IC进行控制，选用支持V．92与V．44协议的modem IC（V．92与V．44是最新的应用于modem的协议，V．92实现modem的快速链路连接，V．44是一种性能更高的实时bit流压缩算法）。电路实现框图如图6所示。

　　MCU与modem IC上电复位完成后，在人工的干预下，拨打对端电话号码，以便建立起数据传输通路。拨号结束后，MCU将按时查询压缩数据存储区的数据更新状态，如果有新的压缩编码数据，则及时读取，通过modem调制送往接收端。接收端将接收到的数据置入通信数据接收存储器，并向DSP发中断请求，DSP将数据读入运算单元进行解码处理，结果存入显示存储区域。
7　高速数字PCB设计
　　由于tms320c6711是一种高速运行的数字处理集成电路，所以在进行PCB设计时必然要牵涉到一些高速数字电路设计技术。信号的完整性（即信号的传输质量）是设计中首先考虑的问题，信号波形的破损是由PCB设计中多种因素造成的，包括反射、振铃、地弹、串扰等。
7．1　信号完整性问题
　　反射是由于信号的源端与负载端阻抗不匹配而引起的，负载会将一部分电压反射回源端。如果负载阻抗小于源阻抗，则反射电压为负；反之，反射电压为正。布线的几何形状、不正确的线端接、电源平面的不连续等因素的变化均会导致反射。
　　信号的振铃和环绕振荡分别是由于线上不恰当的电感和电容引起的，振铃属于欠阻尼状态，环绕振荡属于过阻尼状态。这种现象周期信号容易产生，如时钟。振铃和环绕振荡也是由多种因素造成的。
　　地弹是由电路中大电流的涌动引起的，如大量芯片的输出级同时启动，此时有一个较大的瞬态电流在芯片与板的平面流过，芯片封装与电源平面间的寄生电感和电阻就会引发电源噪声，从而在地参考点上产生电压的变化与波动，这往往会影响元器件的动作。负载电容的增大、负载电阻的减小、对地电感的增大、同时开关器件数目的增加都会导致地跳效应的增加。
　　串扰是两条信号线之间的耦合问题，信号线之间的互感和互容导致了线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
7．2　信号完整性问题的解决
　　根据传输线的特性阻抗，在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零，这样可以减小或消除反射。端接技术通常有两种策略：并行端接和串行端接。并行端接是使负载阻抗与传输线阻抗匹配；串行端接使源端阻抗和传输线阻抗匹配。
　　在高速数字电路设计中，电源设计是相当重要的。如果整个供电系统没有采用足够的抗EMI（电磁干扰）措施，系统不同部分的高频噪声就会产生互相耦合，这种耦合有时对系统是致命的。在高速电路中，高频信号在传导过程中的回流造成高频串扰。要想完全杜绝这种回流是不可能的，可以采取一些措施来降低。比如，基于器件的功耗参数，进行布局的优化；对不同模块的供电优先级进行重新设计；根据高频信号的回流走向，改善回流信号的通路，对分割的平面层进行优化设计。也可以借助一些公司的EDA软件进行计算机辅助电源系统设计，包括确定滤波电容的位置和参数等。
8　结束语
　　采用现场可编程芯片及DSP处理芯片构成的H．263图像处理系统，可以充分利用FPGA的现场可编程、通用性好的特点，根据实际开发需要，现场完成不同ASIC之间的接口，从而缩短开发周期。另外，基于DSP的高速性能，可以完全用软件实现H．263编解码算法，达到了很好的可移植性。

参考文献

1　沈兰荪．视频编码与低速率传输．北京：电子工业出版社，2001
2　赵训威．基于TMS320C6200系列DSP芯片的应用与开发．北京：人民邮电出版社，2002
3　何立民．I2C总线应用系统设计．北京：北京航空航天大学出版社，1994
4　XILINX，Virtex－IIPlatformFPGAHandbook，2002