|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| . 网站首页 . 新闻 . 新品 . 方案 . 专访 . 活动 . DSP . EDA . 评测室 . 技术文库 . 会员区 . 商城 . 服务导航 . 邮购 . 资源 . | ||
 |
||
|
||
|
|||||
| 用FPGA实现WCDMA下行扰码 | |||||
作者：61IC录入 文章来源：本站原创 点击数： 更新时间：2006-9-30  |
|||||
|
1 概述 在WCDMA中，加扰就是用一个伪随机码序列对扩频码进行相乘，对信号进行加密。上行链路物理信道加扰的作用是区分用户，下行链路加扰可以区分小区和信道。WCDMA采用Gold码作为扩频序列的扰码。Gold由两个M序列相加而成，且容易产生、自相关性优良的优点。本文介绍下行扰码的生成过程和如何用FPGA的实现。采用Verlog硬件描述语言进行功能描述，在写信号的作用下，予付扰码初值，在时钟信号的作用下，产生下行扰码的I，Q序列。 2 下行扰码的结构 下行链路有18比特的初始值，可产生218-1 = 262 143个扰码，标以号码0…262 142。但并不是所有的扰码都可用。扰码分为512组，每组包括1个基本扰码和15个辅助扰码。 基本扰码由码号为n=16*i的码组成,其中i=0…511。第i组辅助扰码由码号为16*i+k的码组成，其中k=1…15。 每个基本扰码和同一组内的15个辅助扰码有一一对应关系，第i个基本扰码对应于第i组扰码。 基本扰码组又分为64个扰码组，每个包括8个主扰码。第j个扰码组由基本扰码16*8*j+16*k组成，其中j=0.63；k=0.7。 每个小区有且仅有一个基本扰码。基本CCPCH和基本CPICH总是用基本扰码传送。其余的下行物理信道可以用基本扰码或伴随于此小区的基本扰码的辅助扰码发送。 扰码序列通过把两个实数序列组合成一个复数序列生成。这两个实数序列都由两个生成多项式为18阶的 ，截断长度为38 400的m序列模2加生成。这样结果序列就由截断的Gold序列组成。扰码以10ms的无线帧为周期重复。用x和y分别表示这两个序列，x序列用本原多项式1+X7+X18（在GF(2)域上）生成；y序列由本原多项式1+X5+X7+ X10+X18生成。 用zn表示由选定的扰码号n决定的序列，用x(i)，y(i)和zn(i)分别表示序列x，y，和zn的第i个符号，m序列x和y生成方法如下： 初始状态：
序列符号的递归定义为：
这些二进制序列用下面的规则转换称为实数序列Zn：
最后，第n个扰码Sdl,n定义为：
请注意其中相位0~38 399被不断重复。图1是下行链路扰码发生器的结构示意图。
3 生成代码
4 结束语 用Verilog HDL根据下行扰码器的原理进行设计，根据同样的设计方法，根据上行扰码生成式可生成上行的长扰码、和短扰码。 |
|||||
| 欢迎点击进入：TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 高速存储器接口的低成本FPGA… 利用流量控制管理器件实现通… 利用流量控制管理器件实现通… 一种基于FPGA的新型误码测试… ALTERA的NIOS CycloneII 2C3… FPGA C 语言编程指南 产生基于FPGA的电路板所需的… 产生基于FPGA的电路板所需的… 产生基于FPGA的电路板所需的… 平台FPGA为实现流量管理提供… |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
