![]() |
|
||||||||||||||
| . 网站首页 . 新闻 . 新品 . 方案 . 专访 . 活动 . DSP . EDA . 评测室 . 技术文库 . 会员区 . 商城 . 服务导航 . 邮购 . 资源 . | ||
|
||
|
|||||
| 练习一.简单的组合逻辑设计 | |||||
作者:Free 文章来源:Free 点击数: 更新时间:2007-12-30 ![]() |
|||||
|
设计一个字节(8位)比较器。 要求:比较两个字节的大小,如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试模型,使其能进行比较全面的测试 。 //-----------compare8bit---------- module compare8bit(equal,a,b); input[7:0] a,b; //input signal and input port output equal; //output signal and output port assign equal={a>b}?1:0; endmodule //-----------test---------------- `timescale 1ns/1ns `include "./compare8bit.v" module test; reg[7:0] a,b; reg clock; wire equal; initial begin a=0; b=0; clock = 0; end always #50 clock = ~clock; always @ (posedge clock) begin a = {$random}%256; b = {$random}%256; end initial begin #100000 $stop; end compare8bit m(.equal(equal),.a(a),.b(b)); endmodule |
|||||
| 欢迎点击进入:TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 国外VHDL& Verilog IP Resou… VHDL易忘语句语法摘要 VHDL快速参考手册 在FPGA中实现SPI与总线接口转… VHDL信号 异步通信起始位正确检测的VH… FPGA驱动VGA接口的VHDL语言实… VHDL实现VGA接口设计 FPGA设计中对输入信号的处理 《同步电路设计中clock skew… |
| 网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
|