双端口RAM的设计与测试（verilog）

没有公告

您现在的位置： 61IC中国电子在线 >> EDA >> HDL >> 文章正文

[图文]双端口RAM的设计与测试（verilog）

★★★

【字体：小大】

双端口RAM的设计与测试（verilog）

作者：Free 文章来源：Free 点击数：更新时间：2008-1-3

以下是用verilog语言写的同步双端口设计文件（来自Actel官方文件中）

欢迎点击进入：TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入：admin 责任编辑：admin

最新热点		最新推荐		相关文章
				Verilog例化时的参数传递 Verilog三段式状态机描述 Verilog 代码风格-供参考 ModelSim看变量的波形 verilog中@（）语句的探索与… Verilog--testbench相关 Verilog 开放源代码网址

　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）