网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61IC中国电子在线 >> EDA >> IC设计 >> 文章正文
  [图文]评估、实现及验证SoC去耦电容的实际方法           ★★★ 【字体:
评估、实现及验证SoC去耦电容的实际方法
作者:John Ped…    文章来源:电子系统设计    点击数:    更新时间:2008-1-2    
深亚微米片上系统(SoC)要求电网电压降大大低于VDD的10%,去耦电容使开关噪声最小化,有利于实现这一目的。确定某一SoC所需的去耦电容数量需要考虑很多因素,但这项工作不一定是个烦琐的事。本文论述的方法可以使读者以为深亚微米(DSM)片上系统(SoC)准确分配去耦电容,并且留的面积余量最小。

这种方法采用均衡布局(而不是结构化相对布局),因为均衡法对拥塞的影响更小(布线和布局均如此),可以作为不需要常规结构的标准流程的组成部分。实际上,这种方法现在成为Synopsys导频设计环境下设计流程的组成部分,与Tcl脚本实现平面布置,增量去耦电容插入,动态轨分析以及调试。

这种方法的一个关键特性是一种带早期评估和简单去耦电容插入实现的定相方法。对多个用Synopsys 专业服务公司进行的多个设计的测试表明,如果去耦电容在平面布置阶段开始布局就能得到最佳结果。如果动态轨分析显示需要增加额外的去耦电容单元,这种方法可以方便地实现布局后校正(见图)。

评估、实现及验证SoC去耦电容的实际方法

注意,动态轨分析对90nm及以下的设计很关键。静态分析提供了电压降问题的图示,但对DSM设计是不完善的。本文描述的分析显示,需要把7%~10%的设计面积分配给去耦电容单元。这似乎过多了,但在90 nm及以下,动态和静态电压降是关键问题。

工业例子和轨分析显示,如果没有足够的去耦电容,DSM SoC可能出现性能问题甚至功能失效,因此性能非常高的设计可能需要把多达20%的布局面积专用于去耦电容。由于动态功率密度与工作频率f成比例,所以,去耦电容密度的准确值根据各主要模块的动态功率密度的不同而有变化。

为清楚起见,本文以去耦方法用于一个例子SoC对其说明。这种方法用于许多高性能和手持/移动设计同样好。采用这种方法可以准确分配去耦电容,相关面积余量可以最小,避免后来出现危害设计完成计划的问题。

估算去耦电容

要准确分析去耦电容要求,需要良好估算动态功耗。在早期设计阶段要得到这些估算的一种实际方法是,根据发表的类似设计结果对功率设计特性化。“国际半导体技术路线图(ITRS)”对此有用。

均衡分布

在均衡分布方法中,去耦电容单元在整个设计中作为标准单元在排电源和地轨之间布置。去耦电容在统计上为均匀分布,为预定义的单元面积百分比。不过,要注意,这是一种均匀随机分布,此分布是基于最终得到不规则布置形式的总可用板面积百分比。

在模块级和顶层插入去耦电容

去耦电容插入最好在模块级就开始。每个模块的去耦电容都是均匀分布,但各模块的去耦电容密度不同。这种裸片非均匀分布能满足模块级功率密度要求。模块级去耦合电容插入所使用的相同的脚本和算法可以用在顶层。顶层去耦电容与模块级插入类似。调节去耦电容密度以反映估算的顶层电压降要求。

作者:John Pedicone,Synopsys咨询服务机构设计顾问,Email address: jpedicon@synopsys.com


David Stringfellow,Synopsys专业服务机构顾问

               欢迎点击进入:TI德州中文网   (国内唯一针对TI应用的中文技术网站)    文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    PLC构成PROFIBUS网络原理及应…
    利用EDA技术实现系统级芯片的…
    如何在片上系统(SoC)设计中使…
    如何在片上系统(SoC)设计中使…
    一个片上系统 (SoC) 验证的参…
    SoC设计中结构测试仪的矢量生…
    SoC设计中IP复用的策略
    32位RISC CPU ARM芯片的应用…
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长:61IC 湘ICP备05002478号