网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61IC中国电子在线 >> EDA >> Modelsim仿真 >> 文章正文
  ModelSim看变量的波形           ★★★ 【字体:
ModelSim看变量的波形
作者:Free    文章来源:Free    点击数:    更新时间:2008-1-3    

从软件设计改成硬件设计的时候,发现有那么个变量,竟然和软件设计一样,是顺序执行的,眼睛一亮 ,就用它了。

 后来客户拿来个设计风格的东西,竟然不让用变量!!! 这世界上怎么那么多坏人啊。废话不说了。

 

VHDL中写在processbegin之间的variable来说明。

 ModelSim的变量信号列表在View菜单的Locals里面(一定要已经进入simulation状态),可是这个变量信号却不显示出来。要是能显示出来,把它加入到波形窗口就能看变量的波形了。

 

方法1

 1启动仿真。

 2Workspace中选中源程序,点View菜单的process

 3View菜单的Locals

 4process中选process(变量所在的process)

5注意: Locals窗口的最下面,变量信号已经显示出来了。将变量加入到波形窗口。

6执行restart

7执行仿真。看变量的波形。

方法2

 1启动仿真。

2显示源程序。

3在变量所在的process中设置断点。

4执行仿真到断电处。

5注意: Locals窗口的最下面,变量信号已经显示出来了。将变量加入到波形窗口。

6消除断点。

7执行restart

8执行仿真。看变量的波形。

 由于篇幅所限,以上每步的具体操作不再详细解释了。

 

 最后多说一句: 尽量不要在要综合的硬件设计中使用变量。

               欢迎点击进入:TI德州中文网   (国内唯一针对TI应用的中文技术网站)    文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    Verilog例化时的参数传递
    Verilog三段式状态机描述
    Verilog 代码风格-供参考
    双端口RAM的设计与测试(ver…
    verilog中@()语句的探索与…
    Verilog--testbench相关
    Verilog 开放源代码网址
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长:61IC 湘ICP备05002478号