![]() |
|
||||||||||||||
| . 网站首页 . 新闻 . 新品 . 方案 . 专访 . 活动 . DSP . EDA . 评测室 . 技术文库 . 会员区 . 商城 . 服务导航 . 邮购 . 资源 . | ||
|
||
|
|||||
| ModelSim中增加FPGA(Altera/Xilinx)库(免手动编译) | |||||
作者:Free 文章来源:Free 点击数: 更新时间:2008-1-4 ![]() |
|||||
|
对于初学者来说,在ModelSim中自己编译FPGA库是一件又费时间又费精力的事情。 其实Altera的专用ModelSim AE可以免费下载,里面有编译好的库(Xilinx也一样),还可以直接下载ModelSim用Altera库。这里探讨一下直接将ModelSim AE(Altera)中的库连在其它版本的ModelSim上,不用手动编译的方法。如下: 1, 下载ModelSim AE (Altera版的ModelSim)并安装(用不着******)。 2,安装普通ModelSim。 3,将ModelSim AE下的altera子目录(包含vhdl和verilog两个子目录)拷贝到普通ModelSim下。 4,在普通ModelSim下的modelsim.ini文件(先去掉这个文件的只读属性)中的[Library]到[vcom]之间加入如下代码: ;Altera apex20k = $MODEL_TECH/../altera/vhdl/apex20k apex20ke = $MODEL_TECH/../altera/vhdl/apex20ke apexii = $MODEL_TECH/../altera/vhdl/apexii altera_mf = $MODEL_TECH/../altera/vhdl/altera_mf altera = $MODEL_TECH/../altera/vhdl/altera lpm = $MODEL_TECH/../altera/vhdl/220model 220model = $MODEL_TECH/../altera/vhdl/220model alt_vtl = $MODEL_TECH/../altera/vhdl/alt_vtl flex6000 = $MODEL_TECH/../altera/vhdl/flex6000 flex10ke = $MODEL_TECH/../altera/vhdl/flex10ke max = $MODEL_TECH/../altera/vhdl/max maxii = $MODEL_TECH/../altera/vhdl/maxii stratix = $MODEL_TECH/../altera/vhdl/stratix stratixii = $MODEL_TECH/../altera/vhdl/stratixii stratixiigx = $MODEL_TECH/../altera/vhdl/stratixiigx cyclone = $MODEL_TECH/../altera/vhdl/cyclone cycloneii = $MODEL_TECH/../altera/vhdl/cycloneii cycloneiii = $MODEL_TECH/../altera/vhdl/cycloneiii sgate = $MODEL_TECH/../altera/vhdl/sgate stratixiigx_hssi = $MODEL_TECH/../altera/vhdl/stratixiigx_hssi arriagx_hssi = $MODEL_TECH/../altera/vhdl/arriagx_hssi arriagx = $MODEL_TECH/../altera/vhdl/arriagx apex20k_ver = $MODEL_TECH/../altera/verilog/apex20k apex20ke_ver = $MODEL_TECH/../altera/verilog/apex20ke apexii_ver = $MODEL_TECH/../altera/verilog/apexii altera_mf_ver = $MODEL_TECH/../altera/verilog/altera_mf altera_ver = $MODEL_TECH/../altera/verilog/altera lpm_ver = $MODEL_TECH/../altera/verilog/220model 220model_ver = $MODEL_TECH/../altera/verilog/220model alt_ver = $MODEL_TECH/../altera/verilog/alt_vtl flex6000_ver = $MODEL_TECH/../altera/verilog/flex6000 flex10ke_ver = $MODEL_TECH/../altera/verilog/flex10ke max_ver = $MODEL_TECH/../altera/verilog/max maxii_ver = $MODEL_TECH/../altera/verilog/maxii stratix_ver = $MODEL_TECH/../altera/verilog/stratix stratixii_ver = $MODEL_TECH/../altera/verilog/stratixii stratixiigx_ver = $MODEL_TECH/../altera/verilog/stratixiigx arriagx_ver = $MODEL_TECH/../altera/verilog/arriagx cyclone_ver = $MODEL_TECH/../altera/verilog/cyclone cycloneii_ver = $MODEL_TECH/../altera/verilog/cycloneii cycloneiii_ver = $MODEL_TECH/../altera/verilog/cycloneiii sgate_ver = $MODEL_TECH/../altera/verilog/sgate stratixiigx_hssi_ver = $MODEL_TECH/../altera/verilog/stratixiigx_hssi arriagx_hssi_ver = $MODEL_TECH/../altera/verilog/arriagx_hssi stratixiii_ver = $MODEL_TECH/../altera/verilog/stratixiii stratixiii = $MODEL_TECH/../altera/vhdl/stratixiii 注释:上面的代码是从ModelSim AE的modelsim.ini文件中拷贝的。 7,启动ModelSim看看,所有的altera的库都加上来了吗? 最后,别忘了把ModelSim AE删掉。 增加Xilinx库用同样的方法(详细请见下篇) 几点主意: 1,以前的ModelSim project应重新做。 2,QuartusII的版本应该和ModelSim AE的版本一致。 3,最好不要altera和xilinx的库同时追加。 4,有问题时可以重新编译库。方法:选择要编译的库,右击选refresh。 |
|||||
| 欢迎点击进入:TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| ModelSim中增加Xilinx库的追… linux-fpga系列文章之——e… Modelsim6.2系列的一个优化选… |
| 网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
|