流量控制管理器件可以为存储器子系统提供一个性能、功能和成本效率的流行组合。

顺序的应用

直到不久以前，如果设计一个能够支持顺序方式传输大量数据的存储器子系统，就不能选择现成解决方案。大多数设计者将设计一个微处理器或相当高密度且昂贵的FPGA来管理外部高密度RAM，以顺序模式执行排队操作。构造这种类型的顺序型定制流量控制器，一般都会涉及到大量的软件编写工作、很长的设计进度、相对高的NRE成本问题。

现在，可以使用顺序流量控制器件(SFC)，以更少的开销、更低的成本和更短的设计周期来构造一个同样的子系统。由于具有与外部DDR SDRAM无缝连接的特性，单片SFC可以管理高达1 Gbit的数据而无需用户干预。可以将这个器件设计在数据流中，用从任何上游或下游器件与其接口的最小控制逻辑读写数据。而且也不需要设计一个电路来管理DDR SDRAM交互，SFC可以完成这个任务。具有相应读写时钟的独立读写端口可以以166MHz的速度同步操作，读写端口也可以实现异步操作，避免SFC运行在空转状态，因此，数据到达每个端口就可以进行读写操作。

图4中的框图说明了在一个高性能CDMA基站的设计中如何应用这个现成的器件。在这个应用中，一片IDT72T6480 SFC IC用做一个高速FIFO，对赛灵思公司XC201000 FPGA提供支持。数据流送到模拟器件公司的TigerSHARC DSP进行处理。单片SFC管理高达1Gb的数据而无需用户干预，通过一个无缝接口与外部DDR SDRAM连接。

图4。

SFC不仅利用片外存储器来获得最高的密度，也通过增加许多新特性来解决片外存储所带来的等待时间问题，可以支持相当高的数据吞吐量。当吞吐率允许时通过自动地将数据从输入传输到输出，其弹性缓存器就减少了等待时间。作为一种选择，最近请求过的数据的副本可以保存在高速缓存中，这样就可以使SFC并行工作，支持上游器件从其中一个缓存读数据，下游器件从另一个缓存读数据。同时保持大容量SDRAM处于备用状态，当请求数据量超过缓存容量时立即提供数据服务。为进一步缩短等待时间，SFC还增加了内置预取功能，以加速从片外读取数据的操作。另外还有一个可供用户选择的错误检测和纠正功能，用来对从SDRAM读出数据时进行纠错。

要在一片FPGA中实现同样的功能，就必须使用相当大且昂贵的可编程器件。而且，在编程和测试上花费的时间、应付因通过可编程I/O门移动数据而产生的固有等待时间、分配地址、将数据移出到外存储器及回送这些问题，可能使设计人员望而却步。而SFC允许设计人员使用更小更便宜的FPGA，可以降低设计的复杂度，大大地缩短设计时间。那么如何决定那一种构造方法最适合于具体的设计要求呢？正如我们已经看到的，从预算约束到上市进度的许多问题都会给决策带来影响。

一般而言，如果在具体设计中数据链路容量和性能要求相对较低，访问方案相对简单，现成的FIFO或多端口SRAM是最划算的选择。如果设计中逻辑复杂性上升，但数据链路的容量和性能要求仍保持在中等水平，可以使用中等容量和价格可接受的FPGA器件的内存资源来满足设计要求。当性能要求提高到OC3类型水平时，设计要求实现多个数据流复杂的交互操作和处理，FCM提供了很多有吸引力的优点。在大多数应用中，这些现成器件能以很低的成本提供性能和功能两者极具吸引力的组合。

作者：Michael Olsen，email：michael.olsen@idt.com