流量控制管理器件可以为存储器子系统提供一个性能、功能和成本效率的流行组合。另一种“自产”选项

采用自产定制方法的另一种选择是采用外部存储器，并继续使用更小更便宜的FPAG。诸如Altera和Xilinx这样的可编程逻辑行业领头供应商可以提供能够集成到其器件内的外存管理模块。但是如果选择采用这种方法，就必须认真考虑可编程逻辑的I/O限制及其对子系统等待时间的影响。

一个基于FPGA、采用外部存储器的典型解决方案对于设计人员带来了多个性能方面的瓶颈。当数据进入FPGA时，转到器件处理需要一定的等待时间，这样，系统就必须为数据分配一个地址，并将数据移到外存储器器件，然后，控制器分配一个地址，将数据写入外部存储器。这两步操作都必须通过可编程逻辑门进行，当数据回送到系统时，必须再一次通过FPGA的可编程I/O。

因此，存取一个字节数据的过程中，系统必须访问FPGA四次，访问DRAM两次。每次访问都代表一个时钟周期，即使把DRSM更新周期也考虑在内，系统中固有的潜在等待时间也相当长，而且，必须对数据进行连续的监视以保证整个系统中数据的一致性。

通过构造一个具有大量片内内部存储器、基于ASIC的高性能设计，可以避免基于FPGA的方案中固有的等待时间。但是，除非有大量应用，否则由此而带来的NRE成本一般都会使这个选择过于昂贵而难以承受。

另一个要考虑的重要因素是设计时间成本。因复杂程度而异，设计定制方案、对FPGA编程、测试和建模，即使不需要数月，也需要数周的时间，超出了设计周期。相反，采用预先验证过的现成器件可以大大缩短此开发过程。显然，花费在设计和验证上的时间越多，设计周期也就越长，成本就越高，产品上市的时间也就越晚。

流量控制管理器件

直到不久以前，高速网络和数据采集应用中存储器子系统设计的主要选择还是上述的现成特殊应用存储器或定制解决方案。现在，一个新的选择已经出现，将现成存储器方法的许多益处和定制方法的性能品质结合到了一起。

这个新产品，即FCM器件，通过将FIFO、多端口SRAM和特殊应用DRAM的许多特性结合在一起解决了满足流量控制应用要求的问题，其中特殊应用DRAM具有经过高度优化的多配置流量控制逻辑。这些器件具有许多在存储器控制器、多级队列控制器、多路转换器/多路选择输出器及各种时序模块和时钟驱动电路中都有的功能，因此可以用来解决与多媒体流和其它时间敏感网络流控制相关的数据离析和数据优先级排序的问题。

这些现成的器件是专为复杂网络引用设计开发的，在这些复杂网络应用中，需要建立一个能够满足QoS或数据差差异化要求、或并行缓存数据流要求的系统。例如，IDT公司称之为多队列的一个器件可以在片内设置多达32个同步队列，每个队列都可以以最高200MHz的速度在不同的频域同时提供独立的读写访问。器件中的每个队列有一个公共的数据输入总线和数据输出总线，即使用户正在切换队列，也可以在时钟信号的上升沿读写数据。可以使用集成的总线匹配功能来独立配置每个读写总线的宽度、速度或数据速率。

这样的多队列流量控制器件可以使用在多种应用中，从需要从任意端口或所有端口读写的一般交换环境到那些需要将两个×18位数据流合并到一个×36位数据流的应用环境。例如，可以将这样的器件应用于存储区网络数据镜像应用。在这样的应用中，从系统控制器进入的数据必须分布到三个独立磁盘控制器。有关读写操作的细节，参见“Inside The Multi-Queue”一书。

如果要求通过多队列实现全线速数据离析或优先级排序，与使用多个FIFO、多路复用器、多路选择输出器外加支持逻辑相比，这个器件可以提供更多的集成功能。例如，如果要根据用户定义的包优先级别，将进入系统的以太网数据分配给其中的一个队列，可以使用多队列器件的每个队列来代表不同的服务等级。为保证QoS，可以分配一个本地处理器按一定算法首先处理高优先级数据包。

图3说明了嵌入在图2 FPGA或ASIC中的功能是如何被具有32个队列的多队列单片流量控制IC所取代的。压缩的语音、视频或数据通过写端口和读端口被写入或读出。该器件支持高达200MHz的读写频率，数据传输速率可达6Gbps。

图3。

所有读写操作完全独立，可以在写端口选择任意队列，并在读端口也访问任意一个队列，也支持多个队列同时读写。而且，可以对该器件进行配置，选择适当的包模式操作，以有效地识别队列中数据包的包头包尾。其它多队列器件最多支持4个队列，存储容量最高达55 Mb，其中配有200 Mbps SDR和400 Mbps DDR数据数率。

显然，新一类FCM IC为设计人员提供了很多有利之处。随着其配置种类的不断增加，这些器件集成了采用低成本现成器件构造一个复杂存储器子系统所必需的很多功能。在很多情况下，在同样的成本条件下，它们提供了比传统的现成FIFO或双端口SDRAM更多的功能、更高的性能。如果原来选择的是基于FPGA或ASIC的定制架构，那么就可以节省更多的成本。

例如，要实现上述的多队列流量控制管理功能，就需要一个相当昂贵的数百万个逻辑门的FPGA。一个顾客发现，如果将功能从FPGA迁移到多队列流量控制器件，就可以将整个FPGA成本从600美元降低到250美元，50美元的多队列器件使整个子系统的成本下降大约50%。

从系统发展前景来看，这些器件同样具有多方面的优势。因为一片FCM IC集成了包括FIFO、控制电路、状态寄存器、扇出电路和线驱动器在内的多种功能，就可以大大地减少对PC主板面积的要求。其次，可以减少PC主板时钟信号线数目。相反，如果采用FIFO或多端口SDRAM构造一个多片设计，就必须将时钟信号线引到每个器件。如果是构造一个基于FPGA的解决方案，时钟分配就经常是主要的设计工作。第三，通过在象125-MHz快速以太网和155MHz ATM这样的异步时序域之间提供完整的速率匹配，FCM方法解决了亚稳定设计问题。

由于只需要设计到一个器件的电路，所以采用单片FCM也可以简化PC主板布线。而且，为最大限度地减少PC主板布线，多队列IC设计有队列之间通信的公共数据总线。

对整个开发时间的考虑也非常重要。定制方法需要花费大量的时间进行编程和对FPGA进行测试。现成的FCM器件消除了这一部分时间，而且通过对包括3.3V LVTTL、2.5V LVTTL、1.5V HSTL 和1.8V eHSTL在内的多种I/O规范提供支持，FCM也简化了设计过程。最后，由于这些现成的器件已经过带Verilog和IBIS模型支持的全面验证，所以可以节省大量的设计验证时间。

作者：Michael Olsen，email：michael.olsen@idt.com