流量控制管理器件可以为存储器子系统提供一个性能、功能和成本效率的流行组合。

网络流量的无情增长和当前电路交换结构向包交换结构的转移，可能会给通讯系统设计带来各种新的挑战。在这些系统中，只有设计团队通过为数据离析、数据优先级排序和带宽聚合建立经济高效的子系统来获得最大数据流量，这些系统才能获得成功。

因此，毫不奇怪存储器子系统的设计已经成为系统架构设计师和网络、蜂窝通讯基站和数据采集系统设计人员的专职工作。而且他们也见证了这样一个事实：不断增长的设计资源和开发时间花费在为带宽聚合、数据离析和数据优先级排序任务建立高度专业化存储器子系统这项艰难而费时的任务上。

当前网络中快速变化的数据类型混合已经成为使这项任务复杂化的主要因素。当大部分数据还具有有序的特点时，音频和视频数据应用的增长就已经对传输过程提出了新的时间要求。许多属于这些数据类型的数据必须准时地到达以发挥正常作用。这个要求为开发那些可以对通过的数据进行优先级排序并提供数据管理功能的子系统提供了一个新的激励。

今天，若要建立一个数据流量控制子系统，你将有三个基本选择：可以使用现成的特殊应用存储器；考虑使用一片集成存储器器件的FPGA或ASIC建立一个定制的“自产”解决方案；最后，基于外部存储器和一片更小而且更便宜的FPGA尝试“自产”一个数据流量控制子系统。或者可以利用某些完全不同的器件-比如那些最近上市的流量控制管理(FCM)IC来构造一个流量控制子系统。现在让我们来看一下每个方法的优点。

特殊应用存储器

第一个问题是：在系统数据链路上，是否能够通过使用现成的特殊应用存储器构造多芯片电路板以提供必要的吞吐量。从历史而言，现成的特殊应用存储器代表了网络设备设计人员构造存储器子系统采用的最流行的解决方案。例如，许多SONET、光纤通道和千兆以太网设备的设计人员采用低功率FIFO或双端口SDRAM来实现速率匹配、总线宽度匹配或数据缓存。这些特殊应用的存储器一般都具有可辅助数据监视的内置标记机制，某些双端口器件甚至在每个端口还提供可由用户选择的I/O，以便与工作在不同电压水平的器件接口。

图1给出了一个采用低功率FIFO构造以太网路由器的典型设计。在这个应用中，帧流通过FIFO缓存进出，由控制逻辑为帧流提供路由。一个板内微处理器管理数据队列，保证在网络各处都能够正确地导引数据流。一个9Mb的双端口SRAM用做数据帧头和有效载荷信息的缓存，同时也做为查找表和便签存储器协助处理器执行运算任务。

图1。

只要数据具有连续性质或设计要求两个器件以随机方式接口(系统性能限制到50MHz左右)，那么一个高速FIFO或双端口SRAM就可以满足要求。而且由于不需要附加逻辑，因此采用特殊应用存储器构造存储器子系统就相对容易实现。由于所有关键器件都是现成的，所以元件数量很少，系统成本也非常有吸引力。

但是如果考虑将此方法用于更高速率的应用，可能就会遇到障碍。一般存储器密度是主要的限制。目前可得到的划算的现成FIFO密度最高只有9Mb，近期内供货商也只能提供18Mb的SRAM。如果缓存器要求有更高的密度，或数据管理任务需要控制多个端口和多个队列，就需要作出适当的决策。可以使用级联的多个FIFO，在这种情况下将涉及到复杂的协议翻译和多路复用问题。或者也可以转向一个完全不同的方向。

“自产”设计

随着网络吞吐率的上升和应用对数据检验和包处理提出更高的要求，许多存储器子系统也变得复杂起来。网络的吞吐率越高，就要求越快的处理资源来支持这个吞吐率，需要更大容量和更快的缓存器以支持线速吞吐量。

如果具体应用的复杂度增加，就应该调查一下构造“自产”解决方案的优缺点。不再使用特殊应用存储器，而在一片FPGA或ASIC中实现存储器子系统可能是最可行而又最划算的。可以使用器件内的存储器块来满足对服务质量(QoS)、包优先级排序和数据带宽聚合的要求。

从一个典型的线路卡设计框图就可以看出这种方法的优点(图2)。通常该系统通过一个线路接口模块联到一个象公司网络中枢这样的数据通讯网络上，这个模块由OSI模型的PHY、SERDES和MAC层组成，一个本地的处理器用来减轻下游处理模块的运算负担。线路卡可在PHY/MAC电路和处理器之间沿数据链路提供总线/速率匹配和包缓冲能力。

图2。

在这个自产的定制方案中，所有功能都集成到一片FPGA或ASIC中，FPGA或ASIC将数据接收和数据缓存与速率或总线匹配逻辑结合在一起，支持总线接口及控制逻辑、I/O逻辑和各种时钟电路。如果具体应用要求更大的缓存以支持更高速率，设计人员可以选用DRAM或SRAM作为FPGA的外部存储器。

这种方法远比采用现成FIFO或多端口SRAM来构造存储器系统的方法灵活得多，可以对FPGA进行编程以精确地实现具体应用所要求的功能。由于可编程逻辑供货商不断向市场推出更大的FPAGA，因此这个自产方法可以使用在更广泛的应用领域。现在可以买到具有数百万个逻辑门、大容量存储器块的FPGA，其中的大容量存储器块可以支持非常复杂的存储器子系统设计。而且，现在可编程逻辑供货商为他们的FPGA提供了标准的IP模块，这可以大大地简化一个设计的编程和实现。

由于定制自产解决方案允许将多个功能集成到FPGA内，因此非常具有吸引力。由此，可以将元件数量减到最少，显著地节省电路板空间。将许多板上的功能浓缩到一片高密度FPGA，构造一个非常精致的解决方案，这是个非常诱人的前景。

但是，它也是需要付出代价的。如果要控制高速多媒体流及其它类型网络数据流，就要求非常快和非常宽的数据管道，而且，这样的应用一般都要求更高密度的存储器，可以转向采用更大的FPGA来支持不断增长的存储器要求，但是这些可以满足要求的FPGA却昂贵得令人难以承受。在大多数情况下，支付的起的最大内存密度在1 Mb左右。

这样，从成本的角度来看，在那些工作在相对中等的数据速率、需要有限容量数据缓存的应用中，基于FPGA或ASIC的自产解决方案是有意义的。只要应用工作在大约50MHz以下，并且需要的数据缓存器容量不大于8k×16b，这种定制方法是可行的选择。对于需要更大容量片内缓存的高速应用而言，大容量FPGA的费用成为具有成本效益的设计的一个严重障碍。

作者：Michael Olsen，email：michael.olsen@idt.com