|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| . 网站首页 . 新闻 . 新品 . 方案 . 专访 . 活动 . DSP . EDA . 评测室 . 技术文库 . 会员区 . 商城 . 服务导航 . 邮购 . 资源 . | ||
 |
||
|
||
|
|||||
| Actel 推出Libero IDE 7.2 | |||||
作者：61ic 文章来源：本站原创 点击数： 更新时间：2006-7-13  |
|||||
|
Actel应用解决方案高级市务总监莊正一说：“随着越来越多的系统工程师转向FPGA，Libero IDE 7.2能让这些设计人员全面发挥 Fusion 平台的功能，而不论是否使用系统级芯片 (SoC)、混合信号、分立或模拟设计环境。Actel的承诺是要为客户提供能提升设计人员效率和FPGA器件性能的工具，新推出的IDE具备崭新的SmartGen、SmartTime 和SmartPower功能，可以满足设计人员的设计需求之余，并同时降低成本和提高整个系统的可靠性。” 针对众多常用的IP功能，SmartGen工具会为用户带来设计自动化特性，让设计人员为以Fusion 为基础的设计导入现有的IP核及创制新的IP核。新功能包括采样序列生成器、采样序列生成器配置电路和图形化锁相环 (PLL) 配置器。此外，监控模块变化和相互关联的状态管理功能现可将所获得的信息直接传递给Libero，让设计人员只需点击一下鼠标便可更新所有相关的模块。现在，SmartGen更支持直接更新用以配置模拟系统构件的非挥发性内存，因此能减少或消除冗长的综合迭代过程。 Actel 的 SmartTime 时序分析工具提供基于业界标准的静态时序分析功能，包括 Synopsys 公司的设计约束 SDC，以及新的图形化约束界面，因此使到 ASIC 向混合信号 FPGA 的过渡更加容易。另一项新增功能是时钟源滞后分析，容许对具抖动的时钟定义约束条件，协助设计人员分析 FPGA 在其操作环境中的时序。SmartTime 也能对内部和外部生成的时钟进行异步信号的恢复和移除时序的正确性检查。 Actel SmartPower功耗分析工具的增强功能让用户可进行详细的功耗分析，因而有助于节省功耗、降低成本和提高设计的可靠性。SmartPower现在能分别生成网络、系统门、I/O、RAM、FIFO以及时钟电路的功耗信息，又或根据部件类型逐个模块生成功耗信息。该工具可因应所有已定义的电压进行电力分配检查和功耗比较。此外，SmartPower还可根据启动率估计每个负载的定时和输出功率，使设计人员能更精确地计算出系统功耗。 Actel Libero IDE 7.2 Platinum (白金) 版本可运行于Windows和Unix平台；升级的 Libero Gold (金) 版本则用于Windows平台。所有版本均提供一年期可更新的使用权证。 |
|||||
| 欢迎点击进入：TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| ACTEL推出以低功耗FPGA为基础… Actel公司开发MicroTCA电源 … Actel和ARM联合开发为FPGA应… Actel 推出以FPGA为基础的系… Actel 推出FUSION可编程系统… Actel 扩展IP核系列 |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
