TIDSP系列中文手册：TMS320C28X系列DSP的CPU与外设

 

作者：张卫宁 编译  丛书名：TIDSP系列中文手册
出版社：清华大学出版社  ISBN：9787302085928
出版时间：2004-9-1  版次：1 印次：
页数：271  字数：391000
纸张：胶版纸  包装：平装

内容提要

本书详细介绍了TMS320C28x系列数字信号处理器（DSP）的总体结构、CPU内核和存储器映像，并介绍了C28x的寻址方式及汇编语言、时钟和系统控制、片内外设的中断扩展和引导ROM、仿真特性等。
本书可供高等学校电子、通信、计算机、自动控制和电力电子技术等专业的高年级本科生及研究生作为教科书或参考书，也可作为各领域中从事信号处理、控制和电力电子技术的科研及工程技术人员的参考书籍。

目录

第1章 芯片结构及性能概述
1.1 TMS320C28x系列芯片的结构及性能
1.2 引脚分布及引脚功能
第2章 中央处理单元CPU
2.1 CPU概述
2.2 CPU的结构及总线
2.3 CPU的寄存器阵列
2.4 程序流
2.5 乘法操作
2.6 移位操作
第3章 CPU的中断系统和复位
3.1 CPU中断概述
3.2 CPU中断向量和优先级
3.3 可屏蔽中断
3.4 非屏蔽中断
3.5 非法指令陷阱
3.6 硬件复位
第4章 流水线
4.1 指令流水线
4.2 可视流水线操作
4.3 流水线活动的冻结
4.4 流水线的保护
4.5 非保护流水线冲突的避免
第5章 存储器映像
5.1 片内程序/数据存储器[1][2]
5.2 片内Flash和OTP存储器
5.3 代码安全模块(CSM)
5.4 片外存储器及外部接口XINTF
5.5 各存储器映像区域的等待状态[1]
第6章 C28x的寻址方式及汇编语言简介
6.1 寻址方式
6.2 寻址方式选择位(AMODE)
6.3 汇编器/编译器对AMODE位的跟踪
6.4 直接寻址方式(DP)
6.5 堆栈寻址方式(SP)
6.6 间接寻址方式
6.7 寄存器寻址方式
6.8 数据/程序/IO空间立即寻址方式
6.9 程序空间间接寻址方式
6.10 字节寻址方式
6.11 32位操作的定位
……
第7章 时钟和系统控制
第8章 片内外设的中断扩展（PIE)
第9章 引导ROM及引导装载器功能
第10章 仿真特性

第11章事件管理器(EV)
11．1事件管理器功能概述
11．1．1事件管理器功能
11．1．2 EV的增强特性
11．1．3事件管理器的寄存器地址
11．1．4通用目的(GP)定时器
11．1．5使用GP定时器产生PWM输出
11．1．6全比较单元
11．2 PWM电路
11．2．1有比较单元的PWM电路
11．2．2 PWM信号的产生
11．2．3空间向量PWM
11．3捕捉单元
11．3．1捕捉单元概述
11．3．2捕捉单元的操作
11．3．3捕捉单元的FIFO堆栈
11．3．4捕捉中断
11．3．5正交编码脉冲电路(QEP)
11．4事件管理器的中断
11．4．1事件管理器中断概述
11．4．2 EV中断请求和服务
11．5事件管理器的寄存器
11．5．1 寄存器概述
11．5．2定时器寄存器
11．5．3比较控制寄存器
11．5．4 比较行为控制寄存器
11．5．5捕捉单元寄存器
11．5．6事件管理器中断标志寄存器
11．5．7事件管理器控制寄存器
11．5．8寄存器位设置的区别
第12章模-数转换器(ADC)
12．1 ADC模块的特点
12．2 自动转换序列发生器的工作原理
12．2．1序列采样模式
12．2．2并发采样模式
12．2．3并发采样双序列发生器模式举例
12．2．4并发采样级联序列发生器模式举例
12．3连续自动序列化模式
12．3．1序列发生器启动／停止模式
12．3．2并发采样模式
12．3．3输入触发描述
12．3．4序列转换过程中的中断操作
12．4 ADC时钟预定标器
12．5低功耗方式
12．6加电顺序
12．7序列发生器的替换特性
12．8 ADC寄存器
12．8．1 ADC控制寄存器
12．8．2最大转换通道寄存器
12．8．3 自动序列状态寄存器
12．8．4 ADC状态和标志寄存器
12．8．5 ADC输入通道选择序列控制寄存器
12．8．6 ADC转换结果缓冲寄存器
第13章 32位CPU定时器O／1／2
13．1 CPU定时器的结构与工作原理
13．2 CPU定时器的寄存器
13．2．1定时器计数器寄存器
13．2．2定时器计数器寄存器高位
13．2．3定时器周期寄存器
13．2．4定时器周期寄存器
13．2．5定时器控制寄存器
13．2．6定时器预定标计数器低位
13．2．7定时器预定标计数器高位
第14章 多通道缓冲串行E!(McBSP)
14．1概述
14．1．1 McBSP介绍
14．1．2寄存器一览
14．1．3 McBSP操作
14．1．4 McBSP的采样率发生器
14．1．5 McBSP的意外／出错情况
14．2多通道选择模式
14．2．1通道、模块、分区
14．2．2 A-bis模式
14．2．3 SPI仂、议
14．3配置接收器和发送器
14．3．1接收器配置
14．3．2发送器配置
14．4仿真和复位事项
14．4．1 McBSP仿真模式
14．4．2数据打包实例
14．4．3 GPIO功能
14．5 McBSP的FIFO和中断
14．5．1 McBSP的FIFO概述
14．5．2 FIFO模式下McBSP的功能性与局限性
14．5．3 McBSP的FIFO操作
14．5．4 McBSP接收中断的产生
14．5．5 McBSP发送中断的产生
14．5．6 McBSP FIFO寄存器的说明
14．6 McBSP寄存器
14．6．1 数据接收和发送寄存器
14．6．2串行口控制寄存器(SPCRl和SPCR2)
14．6．3接收控制寄存器(RCRl和RCR2)
14．6．4发送控制寄存器(XCRl和XCR2)
14．6．5 采样率产生器寄存器(SRGRl和SRGR2)
14．6．6多通道控制寄存器(MCRl和MCR2)
14．6．7引脚控制寄存器(PCR)
14．6．8接收通道使能寄存器(RCERA-RCERH)
14．6．9发送通道使能寄存器(XCERA-XCERH)
14．6．10寄存器总结
第15章 串行外围接口(SPl)
15．1增强型SPI模块概述
15．2 SPI模块结构及工作原理
15．2．1 SPI模块信号总结
15．2．2 SPI模块寄存器概述
15．2．3 SPI操作
15．2．4 SPI中断
15．2．5数据格式
15．2．6波特率和时钟方案
15．2．7复位的初始化
15．2．8 SPI FIFO说明
15．3 SPI的寄存器组
15．3．1 SPI配置控制寄存器
15．3．2 SPI 512作控制寄存器
15．3．3 SPI状态寄存器
15．3．4 SPI波特率寄存器
15．3．5 SPI仿真缓冲寄存器
15．3．6 SPI串行接收缓冲寄存器
15．3．7 SPI串行发送缓冲寄存器
15．3．8 SPI串行数据寄存器
15．3．9 SPI FIFO发送、接收及控制寄存器
15．3．10 SPI优先权控制寄存器
15．4 SPI范例波形
第16章 串行通信接口(SCl)
16．1增强型SCI模块概述
16．2 SCI模块结构及工作原理
16．2．1 SCI模块信号总结
16．2．2多处理器和异步处理模式
16．2．3 SCI可编程数据格式
16．2．4 SCI多处理器通信
16．2．5空闲线多处理器模式
16．2．6地址位多处理器模式
16．2．7 SCI通信格式
16．2．8 SCI端口的中断
16．2．9 SCI波特率计算
16．2．10 SCI增强型特点
16．3 SCI寄存器组
16．3．1 SCI模块寄存器一览
16．3．2 SCI通信控制寄存器
16．3．3 SCI控制寄存器1
16．3．4 SCI波特率选择寄存器组
16．3．5 SCI控制寄存器2
16．3．6 SCI接收状态寄存器
16．3．7接收数据缓冲寄存器
16．3．8 SCI发送数据缓冲寄存器
16．3．9 SCI FIFO寄存器组
16．3．10优先权控制寄存器
第17章 增强型区域网络控制器(eCAN)
17．1 eCAN的结构
17．1．1 CAN概述
17．1．2 CAN网络和模块
17．1．3 eCAN控制器概述
17．1．4 消息对象
17．1．5消息邮箱
17．2 eCAN的寄存器
17．3 eCAN配置
17．3．1 CAN模块初始化
17．3．2分步配置eCAN
17．3．3远程帧邮箱操作
17．3．4中断
17．3．5 CAN功率下降模式
第18章 通用输入／输出(GPIO)多路复用器
18．1 GPIO多路复用器
18．2 GPIO多路复用器的寄存器
第19章 电气特性和机械数据
19．1 电气特性
19．2 机械数据
附录A寄存器速查参考
附录A．1 CPU寄存器速查参考
A．1．1访问CPU寄存器的指令和复位值
A．1．2寄存器图解
附录A．2事件管理器EV寄存器一览
附录A．3 片内ADC寄存器一览
附录A．4串行外围接El SPI寄存器一览
附录A．5 串行通信接 SCI寄存器一览
附录A．6 CPU定时器0／1／2的寄存器一览
附录A．7多通道缓冲串行ISl McBSP寄存器一览
附录A．8 eCAN寄存器一览
附录A．9通用I／0 H GPIO寄存器一览
附录A．IO时钟、系统控制及PIE寄存器一览
附录A．11片内Flash、OTP寄存器一览
附录A．12外设接H XINTF的寄存器一览
附录B 词汇表
参考文献