|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| . 网站首页 . 新闻 . 新品 . 方案 . 专访 . 活动 . DSP . EDA . 评测室 . 技术文库 . 会员区 . 商城 . 服务导航 . 邮购 . 资源 . | ||
 |
||
|
||
|
|||||
| 为什么SPI只能达到理论最大的0.55呢 | |||||
作者：61IC 文章来源：本站原创 点击数： 更新时间：2007-1-3  |
|||||
|
问题如下： 我用的CPU是100M，低速外设时钟设定的也是100M,为什么从AD接受数据的时候，吞吐率只能达到14M呢，也就是理论最大值2M的 0.55倍呢？请问，一般可以最高达到多少啊？ 解答如下： 与外设时钟和寄存器设置有关系 |
|||||
| 欢迎点击进入：TI德州中文网 (国内唯一针对TI应用的中文技术网站) 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 5V逻辑芯片的SPI与3.3V逻辑芯… TMS320系列DSP的同步串口和S… |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
