没有公告
加入收藏
设为首页
联系站长
.
网站首页
.
新闻
.
新品
.
方案
.
专访
.
活动
.
DSP
.
EDA
.
评测室
.
技术文库
.
会员区
.
商城
.
服务导航
.
邮购
.
资源
.
您现在的位置:
61IC中国电子在线
>>
会员区
>>
嵌入式
>>
FPGA
>>
代码示例
>> 资源信息
专 题 栏 目
热 门 软 件
推 荐 软 件
8位RISC CPU设计代码及分析过程(包含16条指令)
运行环境: Win9x/NT/2000/XP/2003
文件大小: 190
K
软件等级:
★★★
软件类别:
开 发 商: Free
软件语言:
相关链接:
资源演示地址
资源注册地址
软件属性:
下载次数: 本日: 本周:
本月: 总计:
授权方式:
解压密码:
软件添加: 审核:admin 录入:admin
添加时间: 2008-1-4 13:46:29
::
下载地址
::
会员区只对
商业会员
/VIP
会员
开放下载
点击连接:
开通商业会员/VIP会员帐号
下载地址1
::软件简介::
这一款CPU的代码设计部分其实是在一本书里面有的。我相信之前可能有人已经上传过了。我所做的是将设计部分反推出来,包括RTL和状态图,以及各种信号量的作用,还写下对VHDL代码的分析。同时我也写了一个测试程序。希望大家对理解这款CPU有帮助。
设计CPU是由VHDL代码进行描述。我同时也对其进行了仿真。有兴趣的同学也可以安装MAX+PLUSII试一下,相信对这个CPU的理解会更深刻。
我还用VHDL实现了流水线RISC,可以大大提高执行速度,但没有记录在这篇文章里面。有兴趣的同学可以和我一起探讨。
我相信只要能懂这篇文章,可以在CPU设计中打下比较好的基础。谢谢大家的支持!
::
相关软件
::
DC实例(来自DC安装目录的DOC)
ip_timing_constraints
computer Arithmetric:Principles Architectures and …
single clock div
DC命令全解(超经典)
::下载说明::
*
为了达到最快的下载速度,推荐使用网际快车下载本站软件。
*
如果您发现该软件不能下载,请通知
管理员
或点击【
此处报错
】,谢谢!
*
未经本站明确许可,任何网站不得非法盗链及抄袭本站资源;如引用页面,请注明来自本站,谢谢您的支持!
网友评论:
(评论内容只代表网友观点,与本站立场无关!)
【
发表评论
】
|
设为首页
|
加入收藏
|
联系站长
|
友情链接
|
版权申明
|
网站公告
|
管理登录
|
站长:
61IC 湘ICP备05002478号