|
|
|
| SPG290 SD卡源程序 |
2008-7-16 9:51:07 |
1504 K |
|
★★★ |
| ·详细说明：SPG290 SD卡源程序 是一个基于game开发的嵌入式的平台 ,是sunplus公司推出的32bit平台, 该程序是在SPG290上读写SD卡的程序 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| 用DE2板子实现的控制64乘64点阵LED的点亮 |
2008-7-15 11:50:17 |
1545 K |
|
★★★ |
| ·详细说明：用DE2板子实现的控制64乘64点阵LED的点亮,硬件需要de2板及led点阵 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| Verilog语言编写的多处理器的程序代码 |
2008-7-2 9:47:41 |
1472 K |
|
★★★ |
| ·详细说明：verilog语言编写的多处理器的程序代码，用QII直接打开即可文件列表: multiprocessor ..............\altpllpll.bsf ..............\altpllpll.cmp ..............\altpllpll.ppf ..............\altpllpll |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：1 |
| 数字系统CAD开发平台实验部分共有6个实验 |
2008-7-1 20:21:53 |
1151 K |
|
★★★ |
| ·详细说明：数字系统CAD 开发平台实验部分共有6 个实验，内容覆盖了ISE 的设计使用、片内逻 辑分析仪ChipScope 的使用、设计仿真工具Modelsim 的使用、以及嵌入式系统设计工具EDK的使用等内容。在每个实验的说明中分别介绍它们的使用。 包括： 实验一、7 段数码管显示简单的时钟 实验二、设计串口与计算机通信 实验三、A/D 采样模块设计 实验四、使用DAC7634 设计频 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| Altera DE2开发板之SRAM |
2008-1-20 10:03:53 |
652 K |
|
★★★ |
| · 我把SRAM部分的代码单独提取出了，并加了部分注释，以便单独对SRAM进行学习。适合和我一样的初学者。仅供参考而已。 注：我所使用各种controller都是用DE2上的DEMO的原程序，个人认为编写得不错，可以直接拿来用 W的低八位控制数据输入，通过LEDG指示高10位控制地址输入，通过LEDR显示KEY[0]控制写入，低电平有效程序默认运行在读SRAM状态，这是通过改变地 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：1 |
| [lattice]带定时报警功能的时钟 |
2008-1-6 21:44:56 |
21 K |
|
★★★ |
| ·[lattice]带定时报警功能的时钟 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| NIOS II控制液晶资料 |
2008-1-6 20:26:17 |
178 K |
|
★★★ |
| ·NIOS II控制液晶资料 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：1 |
| DC实例（来自DC安装目录的DOC） |
2008-1-5 12:15:11 |
1472 K |
|
★★★ |
| ·看很多人在发各种脚本，看过不少，觉得Synopsys的例子还是比较不错的，就像看各种教程不如看工具的文档一样。版本有点老，可能只是对入门者有点用。 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| ip_timing_constraints |
2008-1-5 12:12:47 |
502 K |
|
★★★ |
| ·Improve SoC Design Productivity By Performing Quality Checks on IP Timing Constraintssynopsy的white paper，我想会有点学习价值。 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| DC实例操作――上机实验实例 |
2008-1-5 11:20:27 |
1721 K |
|
★★★ |
| ·DC实例操作――上机实验实例 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| DSP 原代码（与贴“DSP综合脚本”相对应） |
2008-1-5 11:18:15 |
310 K |
|
★★★ |
| ·LBSALE[10]LBSALE上次发了一个用TCL编写的DSP芯片的 DC 综合脚本，该附件是设计的原代码，大家可以试着运用上述脚本对该设计进行综合。 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| VGA IP CORE |
2008-1-5 11:01:20 |
16 K |
|
★★★ |
| ·VGA IP CORE |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| DSP芯片的DC综合脚本文件 |
2008-1-4 13:50:55 |
115 K |
|
★★★ |
| ·DSP芯片的DC综合脚本文件 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| FFT应用(谱分析实验) |
2008-1-4 13:49:02 |
33 K |
|
★★★ |
| ·是FFT应用的一个实验科目 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| 8位RISC CPU设计代码及分析过程（包含16条指令） |
2008-1-4 13:46:29 |
190 K |
|
★★★ |
| ·这一款CPU的代码设计部分其实是在一本书里面有的。我相信之前可能有人已经上传过了。我所做的是将设计部分反推出来，包括RTL和状态图，以及各种信号量的作用，还写下对VHDL代码的分析。同时我也写了一个测试程序。希望大家对理解这款CPU有帮助。设计CPU是由VHDL代码进行描述。我同时也对其进行了仿真。有兴趣的同学也可以安装MAX+PLUSII试一下，相信对这个CPU的理解会更深刻。我还用VHDL实现 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| Verilog HDL 高级数字设计源码 |
2008-1-4 13:29:47 |
1046 K |
|
★★★ |
| · Verilog HDL 高级数字设计源码 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| USB1.1_phy(含简要说明) |
2008-1-4 12:27:16 |
10 K |
|
★★★ |
| · USB1.1_phy(含简要说明) |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| 8*8位的fifo数据缓冲器的VHDL源程序 |
2008-1-4 12:24:28 |
2 K |
|
★★★ |
| ·编了个8*8位的fifo数据缓冲器的vhdl源程序，是经过quartusII4.2编译成功的程序。 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
| FPGA实现jpeg Verilog源代码 |
2008-1-4 12:16:58 |
99 K |
|
★★★ |
| ·FPGA实现jpeg Verilog源代码 |
| 运行环境：Win9x/NT/2000/XP/2003 |
软件类别： |
下载次数：0 |
共 482 个资源 首页 上一页 下一页 尾页 页次： 1/25页 20个资源/页 转到第 页 |
|
站内资源搜索
