网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61IC中国电子在线 >> 会员区 >> 嵌入式 >> FPGA >> 代码示例
专 题 栏 目
热 门 软 件
推 荐 软 件
代码示例资源列表
软件名称 更新日期 软件大小 授权形式 软件等级
Verilog HDL Test Bench Primer 2008-1-4 11:59:07 58 K ★★★
·IntroductionOverviewThe Device Under Test (D.U.T.)The Test Bench Instantiations      Figure 1- DUT Instantiation Reg and Wire Declarations      Figure 2 – Reg and Wire De
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
Ethernet IP core(Verilog) 2008-1-4 11:45:09 899 K ★★★
·INTRODUCTION 1.1 ETHERNET IP CORE INTRODUCTION1.2 ETHERNET IP CORE FEATURES1.3 ETHERNET IP CORE DIRECTORY STRUCTURE ETHERNET MAC IP CORE2.1  OVERVIEW 2.1.1 WISHBONE Interface2.1.2 Transmit Module
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
I2C 控制器的 Verilog源程序 2008-1-4 11:42:21 204 K ★★★
·I2C 控制器的 Verilog源程序
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
用verilog设计密勒解码器 2008-1-4 11:38:37 211 K ★★★
·用verilog设计密勒解码器一、题目:    设计一个密勒解码器电路二、输入信号:1. DIN:输入数据2. CLK:频率为2MHz的方波,占空比为50%3. RESET:复位信号,低有效三、输入信号说明:输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成;A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
Examples of VHDL Descriptions 2008-1-4 11:36:47 167 K ★★★
·Combinationa  Logic  Exclusive-OR Gate (Dataflow style)  Exclusive-OR Gate (Behavioura  style)  Exclusive-OR Gate (Structura  style)  Miscel  aneous Logic Gates
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
VGA/LCD 控制器IP 2008-1-4 11:29:50 483 K ★★★
·从opencores.org下的VGA控制器ipDetails Category: Video controllerLast updated: 16/5/2003Created: 25/9/2001Wishbone compliant core: YesStage: Production/StableMailing list: Cores Description The OpenCores VGA
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
基本数学运算库 2008-1-3 17:22:21 225 K ★★★
·包括各种用VHDL语言描述的基本基本数学运算库
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
Free-RISC8 IP核 2008-1-3 16:54:09 267 K ★★★
·--  The Free IP Project--  VHDL Free-RISC8 Core--  (c) 1999-2000, The Free IP Project------  FREE IP GENERAL PUBLIC LICENSE--  TERMS AND CONDITIONS FOR USE, COPYING, DISTRIBUT
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
USB 1.1 IP-CORE和设计范例 VHDL源代码 2008-1-3 16:52:17 293 K ★★★
·USB 1.1的VHDL源代码 ,评估版,只能用于仿真。 建议配合Active HDL使用.
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
8051内核 2008-1-3 16:49:04 729 K ★★★
·这是很多人想要的内核,用fpga可实现8051单片机
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
动态安装SYS文件(附汇编源代码) 2008-1-3 16:47:08 11 K ★★★
·总找不到动态安装sys文件的图形界面程序,于是便写了这个程序,源代码和exe文件都在,如果你有兴趣就拿去看看吧! (用win32 asm 写的,适用于x86 CPU,编译器可以到 asm.yeah.net下载 ) ―――――――――――――――――――――――― 参考: 《用汇编写系统服务程序》罗云彬 asm.yeah.net strace        &
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
Instruction of RISC_MCU 2008-1-3 16:39:33 56 K ★★★
·Instruction of RISC_MCU
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
IP的例子 2008-1-3 16:33:57 1648 K ★★★
·觉得很有用,虽然是在s3上实验的,对新手肯定有帮助.
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
IP核 2008-1-3 16:32:17 46 K ★★★
·免费IP核
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
基于cpld的帧同步提取设计 2008-1-3 16:29:31 150 K ★★★
·我最近在做基带按比特复接系统,其中分接部分涉及到了时钟提取和帧同步提取,现在上传,和大家讨论下下,  基于cpld的帧同步提取设计(VHDL)
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
FFT 高速傅立叶变换的VHDL源代码 可以综合 2008-1-3 16:13:40 28 K ★★★
·FFT 高速傅立叶变换的VHDL源代码 可以综合
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
VGA接口设计实例及测试程序(源码). 2008-1-3 16:11:29 995 K ★★★
·VGA接口设计实例及测试程序(源码).
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:1
全局时序约束实验 2008-1-3 16:09:16 266 K ★★★
·全局时序约束实验
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
存储器接口代码集 2008-1-3 16:07:21 18 K ★★★
·标准SDR SDRAM控制器参考设计,Lattice提供
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
使用Alter7128做的秒表 2008-1-3 16:05:33 127 K ★★★
·本系统使用的是VHDL语音.希望大家多多指教.他有顺计时,倒计时.到表响铃,还有记录二次成绩
运行环境:Win9x/NT/2000/XP/2003 软件类别: 下载次数:0
482 个资源  首页 上一页 下一页 尾页 页次:2/25页  20个资源/页  转到第
本栏热门下载图片

基于Nios II 的自动指…

基于Calibre 工具的系…

数字专用集成电路设计…

Synopsys VCS Trainin…
站长:61IC 湘ICP备05002478号