【E2015】在Cyclone IV（EP4CE6F17C8）上实现的DDS信号发生器

项目编号：E2015

文件大小：13K

源码说明：带中文注释

开发环境：Verilog

简要概述

在Cyclone IV（EP4CE6F17C8）上实现的DDS信号发生器

目录│文件列表:

 └ FPGA-Wave-Generator

    │ FPGA-Wave-Generator.qpf

    │ FPGA-Wave-Generator.qsf

    ├ ip

    │  ├ altpll

    │  │  │ pll.ppf

    │  │  │ pll.qip

    │  │  └ pll.v

    │  ├ lpm_add_sub

    │  │  │ phase_adder.qip

    │  │  └ phase_adder.v

    │  └ rom_sin

    │     │ rom_sin.qip

    │     └ rom_sin.v

    ├ src

    │  │ toplevel.v

    │  └ waveform_controller.v

    └ waveform

       └ sin512.mif