【P27】W5500以太网控制模块(W5500电路原理图+PCB工程文件)

项目编号：P27

文件大小：2.4M

图纸说明：PCB图、SCH图

开发环境：AD2020

简单概述

W5500芯片是一款采用全硬件TCP/IP协议栈的嵌入式以太网控制器，它能使嵌入式系统通过SPI (串行外设接口)接口轻松地连接到网络。W5500 具有完整的TCP/IP协议栈和10/100Mbps以太网网络层(MAC) 和物理层(PHY) ，因此W5500特别适合那些需要使用单片机来实现互联网功能的客户。

W5500是由已经通过市场考验的全硬件TCP/IP协议栈、及以太网网络层和物理层的整合而成。其全硬件的TCP/IP协议栈全程支持TCP、UDP、IPv4、ICMP、ARP、IGMP和PPPoE协议，而且已经连续多年在各种实际应用中得以证明。W5500使用32KB缓存作为其数据通信内存。通过使用W5500，用户只需要通过使用一个简单的socket程序就能实现以太网的应用，而不再需要处理一个复杂的以太网控制器了。

SPI (串行外设接口)提供了-一个能轻松与外部MCU连接的接口。W5500 支持高达80MHZ的SPI通信速率。为了降低系统功率的消耗，W5500 提供了网络唤醒和休眠模式.W5500收到原始以太网数据包形式的magic packet时将被唤醒。

目录│文件列表:

 └ XC-Ethernet-W5500 V1.1

    └ XC-Ethernet-W5500 V1.1

       │ XC-Ethernet-W5500 V1.1.OutJob

       │ XC-Ethernet-W5500 V1.1.PcbDoc

       │ XC-Ethernet-W5500 V1.1.PcbDoc.htm

       │ XC-Ethernet-W5500 V1.1.pdf

       │ XC-Ethernet-W5500 V1.1.PrjPCB

       │ XC-Ethernet-W5500 V1.1.PrjPCBStructure

       │ XC-Ethernet-W5500 V1.1.SchDoc

       ├ Project Logs for XC-Ethernet-W5500 V1.1

       │  │ XC-Ethernet-W5500 V1 2021-4-8 13-51-44.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-8 13-52-15.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-8 13-53-23.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-8 13-53-57.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-8 13-55-12.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-8 19-43-46.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-9 14-51-32.LOG

       │  │ XC-Ethernet-W5500 V1 2021-4-9 14-51-41.LOG

       │  └ XC-Ethernet-W5500 V1 2021-4-9 17-46-15.LOG

       └ Project Outputs for XC-Ethernet-W5500 V1.1

          │ Design Rule Check - XC-Ethernet-W5500 V1.drc

          └ Design Rule Check - XC-Ethernet-W5500 V1.html