2021-08-26 17:13:23 索炜达电子 708
项目编号:E684
文件大小:10M
源码说明:带中文注释
开发环境:Verilog
简要概述:
基于FPGA的SPWM产生
目录│文件列表:
└ 基于FPGA的spwm产生
│ FPGA板原理图.pdf
│ 说明.docx
├ project_VHDL
│ ├ SPWM
│ │ │ adder_10bus.vhd
│ │ │ adder_32bus.bsf
│ │ │ adder_32bus.vhd
│ │ │ adder_32bus.vhd.bak
│ │ │ comparator.vhd
│ │ │ comparator.vhd.bak
│ │ │ control.bsf
│ │ │ control.vhd
│ │ │ control.vhd.bak
│ │ │ data_rom.inc
│ │ │ data_rom.qip
│ │ │ data_rom.vhd
│ │ │ data_rom.vhd.bak
│ │ │ data_rom_wave0.jpg
│ │ │ data_rom_waveforms.html
│ │ │ DDS.asm.rpt
│ │ │ dds.bsf
│ │ │ DDS.cdf
│ │ │ DDS.done
│ │ │ DDS.dpf
│ │ │ DDS.fit.rpt
│ │ │ DDS.fit.smsg
│ │ │ DDS.fit.summary
│ │ │ DDS.flow.rpt
│ │ │ DDS.hexout
│ │ │ DDS.jdi
│ │ │ DDS.map.rpt