2021-08-24 12:36:45 索炜达电子 680
项目编号：E569
文件大小：5M
源码说明：带中文注释
开发环境：Verilog
简要概述：
Altera FPGA实现千兆以太网数据通信的程序源代码
目录│文件列表:
└ Altera FPGA实现千兆以太网数据通信的程序源代码
└ tse_datapath_reference_design
│ an483.pdf
├ demo
│ │ launch_demo.sh
│ │ main.elf
│ │ tse_ref_design_top.cdf
│ └ tse_ref_design_top.sof
├ pof
│ │ altera_siigx_pcie_pfl.pof
│ └ tse_ref_design_top.pof
└ tse_ref_design
│ altera_ethernet.qip
│ altera_ethernet.v
│ altera_ethernet.vo
│ altera_ethernet_1.qip
│ altera_ethernet_1.v
│ altera_ethernet_1_constraints.sdc
│ altera_ethernet_1_constraints.tcl
│ altera_ethernet_1_loopback.v
│ altera_ethernet_constraints.sdc
│ altera_ethernet_constraints.tcl
│ altera_ethernet_loopback.v
│ altera_tse_align_sync.v
│ altera_tse_alt2gxb_basic.v
│ altera_tse_altshifttaps.v
│ altera_tse_altsyncram_dpm_fifo.v
│ altera_tse_a_fifo_13.v
│ altera_tse_a_fifo_24.v
│ altera_tse_a_fifo_34.v
│ altera_tse_a_fifo_opt_1246.v
│ altera_tse_bin_cnt.v
│ altera_tse_carrier_sense.v
│ altera_tse_clk_cntl.v
│ altera_tse_colision_detect.v
│ altera_tse_crc328checker.v
│ altera_tse_crc328generator.v
│ altera_tse_crc32ctl8.v
│ altera_tse_crc32galois8.v
│ altera_tse_dec10b8b.v
│ altera_tse_dec_func.v
│ altera_tse_enc8b10b.v
│ altera_tse_gmii_io.v
│ altera_tse_gray_cnt.v
│ altera_tse_host_control.v
│ altera_tse_lb_read_cntl.v
│ altera_tse_lb_wrt_cntl.v
│ altera_tse_lfsr_10.v
│ altera_tse_loopback_ff.v
│ altera_tse_mac_control.v
│ altera_tse_mac_pcs_pma.v
│ altera_tse_mac_pcs_pma_ena.v
│ altera_tse_mac_rx.v
│ altera_tse_mac_tx.v
│ altera_tse_mdio_reg.v
│ altera_tse_mii_rx_if.v
│ altera_tse_mii_rx_if_pcs.v
│ altera_tse_mii_tx_if.v
│ altera_tse_mii_tx_if_pcs.v
│ altera_tse_pcs_control.v
│ altera_tse_pcs_host_control.v
│ altera_tse_quad_16x32.v
│ altera_tse_quad_8x32.v
│ altera_tse_register_map.v
│ altera_tse_retransmit_cntl.v
│ altera_tse_rx_converter.v
│ altera_tse_rx_counter_cntl.v
│ altera_tse_rx_encapsulation.v
│ altera_tse_rx_fifo_rd.v
│ altera_tse_rx_min_ff.v
│ altera_tse_rx_stat_extract.v
│ altera_tse_rx_sync.v
│ altera_tse_sdpm_altsyncram.v
│ altera_tse_sgmii_clk_cntl.v
│ altera_tse_timing_adapter32.v
│ altera_tse_timing_adapter_fifo32.v
│ altera_tse_top_1000_base_x.ocp
│ altera_tse_top_1000_base_x.v
│ altera_tse_top_1000_base_x_strx_gx.ocp
│ altera_tse_top_1geth.v
│ altera_tse_top_autoneg.v
│ altera_tse_top_gen_host.ocp
│ altera_tse_top_gen_host.v
│ altera_tse_top_pcs.v
│ altera_tse_top_rx.v
│ altera_tse_top_rx_converter.v
│ altera_tse_top_sgmii.v
│ altera_tse_top_tx.v
│ altera_tse_top_tx_converter.v
│ altera_tse_top_w_fifo.v
│ altera_tse_top_w_fifo_10_100_1000.v
│ altera_tse_tx_converter.v
│ altera_tse_tx_counter_cntl.v
│ altera_tse_tx_encapsulation.v
│ altera_tse_tx_min_ff.v
│ altera_tse_tx_stat_extract.v
│ altpllpll.ppf
│ altpllpll.v
│ altpllpll_bb.v
│ assignment_defaults.qdf
│ clock_0.v
│ cpu.v
│ cpu_ic_tag_ram.mif
│ cpu_jtag_debug_module.v
│ cpu_jtag_debug_module_wrapper.v
│ cpu_mult_cell.v
│ cpu_ociram_default_contents.mif
│ cpu_rf_ram_a.mif
│ cpu_rf_ram_b.mif
│ cpu_test_bench.v
│ crcchk.v
│ crcchk.vo
│ crcchk_altcrc.v
│ crcgen.v
│ crcgen.vo
│ crcgen_altcrc.v
│ eth_gen.v
│ eth_gen_hw.tcl
│ eth_gen_inst.v
│ eth_gen_inst_1.v
│ eth_mon.v
│ eth_mon_hw.tcl
│ eth_mon_inst.v
│ eth_mon_inst_1.v
│ jtag_uart.v
│ onchip_mem.hex
│ onchip_mem.v
│ pio.v
│ pio_1.v
│ pio_2.v
│ pio_3.v
│ pll.v
│ prbs23.v
│ shiftreg_ctrl.v
│ shiftreg_data.v
│ sopc_add_qip_file.tcl
│ sopc_builder_log.txt
│ timer.v
│ timer_1.v
│ tse_ref_design.bsf
│ tse_ref_design.ptf
│ tse_ref_design.qarlog
│ tse_ref_design.qip
│ tse_ref_design.sopc
│ tse_ref_design.v
│ tse_ref_design_log.txt
│ tse_ref_design_setup_quartus.tcl
│ tse_ref_design_top.asm.rpt
│ tse_ref_design_top.cbx.xml
│ tse_ref_design_top.cdf
│ tse_ref_design_top.done
│ tse_ref_design_top.fit.rpt
│ tse_ref_design_top.fit.smsg
│ tse_ref_design_top.fit.summary
│ tse_ref_design_top.flow.rpt
│ tse_ref_design_top.jdi
│ tse_ref_design_top.map
│ tse_ref_design_top.map.rpt
│ tse_ref_design_top.map.smsg
│ tse_ref_design_top.map.summary
│ tse_ref_design_top.pin
│ tse_ref_design_top.pof
│ tse_ref_design_top.qarlog
│ tse_ref_design_top.qpf
│ tse_ref_design_top.qsf
│ tse_ref_design_top.qws
│ tse_ref_design_top.sof
│ tse_ref_design_top.tan.rpt
│ tse_ref_design_top.tan.summary
│ tse_ref_design_top.v
├ software
│ │ create-software
│ ├ app
│ │ │ alt_2_wire.c
│ │ │ alt_2_wire.h
│ │ │ bool_check.h
│ │ │ console_menu.c
│ │ │ elem.c
│ │ │ elem.h
│ │ │ hardware_def.h
│ │ │ helpers.c
│ │ │ helpers.h
│ │ │ main.c
│ │ │ report_menu.c
│ │ │ test_control.c
│ │ │ test_control.h
│ │ │ test_menu.c
│ │ │ tsemac_menu.c
│ │ │ tse_control.c
│ │ └ tse_control.h
└ testbench
│ run_tse_ref_design_tb.tcl
│ tse_ref_design_tb.v
└ wave.do
