2021-09-07 16:29:49 索炜达电子 1341
项目编号：E841
文件大小：3.3M
源码说明：带中文注释
开发环境：Verilog
简要概述
出租车计费器-实验任务及要求
1. 能实现计费功能，计费标准为：按行驶里程收费，起步费为10.00元，
并在车行3公里后再按2元/公里，当计费器计费达到或超过一定收费(如20元)时，
每公里加收50%的车费，车停止不计费。
2. 实现预置功能：能预置起步费、每公里收费、车行加费里程。
3. 实现模拟功能：能模拟汽车启动、停止、暂停、车速等状态。
4. 设计动态扫描电路：将车费显示出来，有两位小数。
5. 用Verilog语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路。
6. 各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正确。
7. 完成电路全部设计后，通过系统实验箱下载验证设计的正确性。 计费器按里程收费，每100米开始一次计费。
code: 代码文档
doc:设计文档
img:图片
prj:工程文档
tb:仿真文档
pro_log:工程文档备份
目录│文件列表:
└ TAXI_prj
│ read me.txt
├ code
│ │ Taxi_prj.v
│ └ Taxi_prj.v.bak
├ doc
│ └ 出租车计费器.txt
├ img
│ │ 2016-03-31_212314.jpg
│ └ 2016-03-31_223513.jpg
├ prj
│ │ Taxi_prj.qpf
│ │ Taxi_prj.qsf
│ │ Taxi_prj.qws
│ │ Taxi_prj_nativelink_simulation.rpt
│ ├ db
│ │ │ .cmp.kpt
│ │ │ prev_cmp_Taxi_prj.qmsg
│ │ │ Taxi_prj.(0).cnf.cdb
│ │ │ Taxi_prj.(0).cnf.hdb
│ │ │ Taxi_prj.asm.qmsg
│ │ │ Taxi_prj.asm.rdb
│ │ │ Taxi_prj.cbx.xml
│ │ │ Taxi_prj.cmp.idb
│ │ │ Taxi_prj.cmp.rdb
│ │ │ Taxi_prj.cmp_merge.kpt
│ │ │ Taxi_prj.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│ │ │ Taxi_prj.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
│ │ │ Taxi_prj.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
│ │ │ Taxi_prj.db_info
│ │ │ Taxi_prj.eda.qmsg
│ │ │ Taxi_prj.fit.qmsg
│ │ │ Taxi_prj.hier_info
│ │ │ Taxi_prj.hif
│ │ │ Taxi_prj.logic_util_heuristic.dat
│ │ │ Taxi_prj.lpc.html
│ │ │ Taxi_prj.lpc.rdb
│ │ │ Taxi_prj.lpc.txt
│ │ │ Taxi_prj.map.ammdb
│ │ │ Taxi_prj.map.bpm
│ │ │ Taxi_prj.map.cdb
│ │ │ Taxi_prj.map.hdb
│ │ │ Taxi_prj.map.kpt
│ │ │ Taxi_prj.map.logdb
│ │ │ Taxi_prj.map.qmsg
│ │ │ Taxi_prj.map.rdb
│ │ │ Taxi_prj.map_bb.cdb
│ │ │ Taxi_prj.map_bb.hdb
│ │ │ Taxi_prj.map_bb.logdb
│ │ │ Taxi_prj.pre_map.hdb
│ │ │ Taxi_prj.pti_db_list.ddb
│ │ │ Taxi_prj.root_partition.map.reg_db.cdb
│ │ │ Taxi_prj.routing.rdb
│ │ │ Taxi_prj.rtlv.hdb
│ │ │ Taxi_prj.rtlv_sg.cdb
│ │ │ Taxi_prj.rtlv_sg_swap.cdb
│ │ │ Taxi_prj.sld_design_entry.sci
│ │ │ Taxi_prj.sld_design_entry_dsc.sci
│ │ │ Taxi_prj.smart_action.txt
│ │ │ Taxi_prj.sta.qmsg
│ │ │ Taxi_prj.sta.rdb
│ │ │ Taxi_prj.tiscmp.fastest_slow_1200mv_0c.ddb
│ │ │ Taxi_prj.tiscmp.fastest_slow_1200mv_85c.ddb
│ │ │ Taxi_prj.tiscmp.fast_1200mv_0c.ddb
│ │ │ Taxi_prj.tiscmp.slow_1200mv_0c.ddb
│ │ │ Taxi_prj.tiscmp.slow_1200mv_85c.ddb
│ │ │ Taxi_prj.tis_db_list.ddb
│ │ │ Taxi_prj.tmw_info
│ │ └ Taxi_prj.vpr.ammdb
│ ├ incremental_db
│ │ │ README
│ │ └ compiled_partitions
│ │ │ Taxi_prj.db_info
│ │ │ Taxi_prj.root_partition.cmp.ammdb
│ │ │ Taxi_prj.root_partition.cmp.cdb
│ │ │ Taxi_prj.root_partition.cmp.dfp
│ │ │ Taxi_prj.root_partition.cmp.hdb
│ │ │ Taxi_prj.root_partition.cmp.logdb
│ │ │ Taxi_prj.root_partition.cmp.rcfdb
│ │ │ Taxi_prj.root_partition.map.cdb
│ │ │ Taxi_prj.root_partition.map.dpi
│ │ │ Taxi_prj.root_partition.map.hbdb.cdb
│ │ │ Taxi_prj.root_partition.map.hbdb.hb_info
│ │ │ Taxi_prj.root_partition.map.hbdb.hdb
│ │ │ Taxi_prj.root_partition.map.hbdb.sig
│ │ │ Taxi_prj.root_partition.map.hdb
│ │ │ Taxi_prj.root_partition.map.kpt
│ │ └ Taxi_prj.rrp.hdb
│ ├ output_files
│ │ │ Taxi_prj.asm.rpt
│ │ │ Taxi_prj.done
│ │ │ Taxi_prj.eda.rpt
│ │ │ Taxi_prj.fit.rpt
│ │ │ Taxi_prj.fit.smsg
│ │ │ Taxi_prj.fit.summary
│ │ │ Taxi_prj.flow.rpt
│ │ │ Taxi_prj.jdi
│ │ │ Taxi_prj.map.rpt
│ │ │ Taxi_prj.map.smsg
│ │ │ Taxi_prj.map.summary
│ │ │ Taxi_prj.pin
│ │ │ Taxi_prj.sld
│ │ │ Taxi_prj.sof
│ │ │ Taxi_prj.sta.rpt
│ │ └ Taxi_prj.sta.summary
│ └ simulation
│ └ modelsim
│ │ modelsim.ini
│ │ msim_transcript
│ │ Taxi_prj.sft
│ │ Taxi_prj.vo
│ │ Taxi_prj_8_1200mv_0c_slow.vo
│ │ Taxi_prj_8_1200mv_0c_v_slow.sdo
│ │ Taxi_prj_8_1200mv_85c_slow.vo
│ │ Taxi_prj_8_1200mv_85c_v_slow.sdo
│ │ Taxi_prj_min_1200mv_0c_fast.vo
│ │ Taxi_prj_min_1200mv_0c_v_fast.sdo
│ │ Taxi_prj_modelsim.xrf
│ │ Taxi_prj_run_msim_rtl_verilog.do
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak1
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak10
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak11
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak2
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak3
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak4
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak5
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak6
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak7
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak8
│ │ Taxi_prj_run_msim_rtl_verilog.do.bak9
│ │ Taxi_prj_v.sdo
│ │ vsim.wlf
│ └ rtl_work
│ │ _info
│ │ _lib.qdb
│ │ _lib1_0.qdb
│ │ _lib1_0.qpg
│ │ _lib1_0.qtl
│ └ _vmake
├ pro_log
│ │ 1_0.v
│ └ 1_1.v
└ tb
│ Taxi_prj_tb.v
└ Taxi_prj_tb.v.bak
