2021-10-03 18:34:13 索炜达电子 748
项目编号:E1357
文件大小:924K
源码说明:带中文注释
开发环境:Verilog
简要概述:
设计题目:地铁售票模拟系统
1 . 1 功能描述
尝试模拟南京地铁售票系统,完成地铁售票的核心控制功能。
1 . 2 功能要求
1) 分硬币,纸币(5,10,20);
2) 自行编码进行站点设置,共四条线;
3) 通过案件设置 4 条线中任意一站为当前站;
4) 两种选票方式:
a) 乘客已知所需费用,直接选择票价;
b) 乘客通过选定出站点,确定票价;
选择票数,显示购票信息;
5) 投币完成后出票并一次性找零;
6) 投币期间可按取消键一次性退出钱币。
目录│文件列表:
└ FPGA课程设计-地铁售票模拟系统
└ FPGA_Metro_Ticketing
│ 04217751张逸帆.pdf
│ FPGA_Metro_Ticketing.xpr
│ metro.v
│ metro.xlsx
│ Nexys4DDR_Master.xdc
│ ticket.py
│ Verilog_Notes.说明
├ FPGA_Metro_Ticketing.hw
│ └ FPGA_Metro_Ticketing.lpr
└ FPGA_Metro_Ticketing.srcs
├ sim_1
│ └ new
│ └ test.v
└ sources_1
└ new
│ debouncer.v
│ Led.v
│ Seg_7_Display.v
│ Select.v
└ top.v