【E1370】实现PFGA CPU设计 以及logitsim的文件及编译代码

项目编号：E1370

文件大小：33M

源码说明：带中文注释

开发环境：Verilog

简要概述：

实现PFGA CPU设计 以及logitsim的文件及编译代码

目录│文件列表:

 └ 实现PFGA CPU设计 以及logitsim的文件及编译代码

    └ 计算机体系结构实验

       │ Doc1.docx

       │ Minisys-1_的_31_条指令[1].docx

       │ MIPS五段流水CPU仿真实验指导手册[1].docx

       │ 实验报告1.doc

       │ 实验报告2.doc

       │ 计算机体系结构实验介绍.pptx

       ├ 实验1 商业版FPGA CPU实验

       │  │ 实验1 商业版FPGA CPU实验.docx

       │  └ 实验1 商业版FPGA CPU实验.pptx

       └ 实验2 流水线CPU仿真

          │ Logisim用户指南.docx

          │ MIPS-C指令集.pdf

          │ MIPS32指令手册.pdf

          │ MIPS五段流水CPU仿真.pptx

          │ MIPS五段流水CPU仿真实验指导手册.docx

          └ 实验包

             ├ 分支相关仿真

             │  │ cs3410.jar

             │  │ logisim-2.7.1cn.jar

             │  │ Mars4_5.jar

             │  │ MIPS分支相关流水线设计实验.circ

             │  └ 分支相关测试.asm

             └ 理想流水线仿真

                │ cs3410.jar

                │ logisim-2.7.1cn.jar

                │ Mars4_5.jar

                │ MIPS五段理想流水线CPU设计实验.circ

                │ 分支相关测试

                │ 理想流水线测试

                └ 理想流水线测试.asm