2021-10-26 19:18:08 索炜达电子 849
项目编号：E1828
文件大小：13M
源码说明：带中文注释
开发环境：Verilog
简要概述
FPGA光纤通信
目录│文件列表:
└ fpga_gtx_ibert-main
├ imports
│ │ example_ibert_7series_gtp_0.v
│ │ example_ibert_7series_gtp_0.xdc
│ │ example_top_verilog.txt
│ └ xdc_7ser_gtp.txt
└ ip
└ ibert_7series_gtp_0.zip
