2021-10-26 19:14:16 索炜达电子 695
项目编号:E1827
文件大小:32M
源码说明:带中文注释
开发环境:Verilog
简要概述
FPGA双目摄像头采集
目录│文件列表:
│ 不绕弯路,获取海量资源.jpg
└ fpga_dual_cam_lcd-main
├ ip
│ │ axi_ddr.zip
│ │ clk_wiz_0.zip
│ │ rd_fifo.zip
│ └ wr_fifo.zip
└ new
│ dual_cam_ddr_lcd.v
│ tft_ctrl.v
├ axi_ddr3_rw
│ │ axi_ctrl.v
│ │ axi_ddr_top.v
│ │ axi_master_read.v
│ └ axi_master_write.v
└ ov5640
│ i2c_ctrl.v
│ ov5640_cfg.v
│ ov5640_data.v
└ ov5640_top.v