【E1831】FPGA读取摄像头数据上传到上位机(720P@60Hz)

项目编号：E1831

文件大小：47M

源码说明：带中文注释

开发环境：Verilog

简要概述

FPGA读取摄像头数据上传到上位机(720P@60Hz)

目录│文件列表:

 └ fpga_eth_dual_ov5640-main

    ├ ip

    │  │ axi_ddr.zip

    │  │ clk_wiz_0.zip

    │  │ clk_wiz_phase.zip

    │  │ fifo_generator_0.zip

    │  │ rd_fifo.zip

    │  └ wr_fifo.zip

    └ new

       │ eth_ov5640_rgb.v

       ├ axi_ddr3_rw

       │  │ axi_ctrl.v

       │  │ axi_ddr_top.v

       │  │ axi_master_read.v

       │  └ axi_master_write.v

       ├ gmii_to_rgmii

       │  │ gmii_to_rgmii.v

       │  │ rgmii_rx.v

       │  └ rgmii_tx.v

       ├ ov5640

       │  │ i2c_ctrl.v

       │  │ ov5640_cfg.v

       │  │ ov5640_data.v

       │  └ ov5640_top.v

       ├ send_rgb

       │  │ image_data.v

       │  └ image_format.v

       └ udp

          │ crc32_d8.v

          │ udp.v

          │ udp_rx.v

          └ udp_tx.v